PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-271738

(43)Date of publication of application: 20.10.1995

(51)Int.Cl.

G06F 15/16

G06F 9/46

(21)Application number: 07-041126

(71)Applicant : NEC CORP

(22)Date of filing:

28.02.1995

(72)Inventor: SURETSUSHIYU JIYAGANASAN

JIEEMUSU EFU FUIRUBIN

(30)Priority

Priority number: 94 221026

Priority date: 31.03.1994


Priority country: US

(54) CONTROL SYSTEM FOR HIGH-LEVEL PARALLEL COMPUTER SYSTEM USING SOFTWARE ARCHITECTURE

(57)Abstract:

PURPOSE: To provide the control system which uses the software architecture, equipped with several layers of abstract bodies, controlling the high-level parallel computer system.

CONSTITUTION: An abstract physical machine 10 (1st layer) includes a group of abstract physical processors and is considered as a microkernel. A 2nd layer includes a virtual machine 2 and virtual processors 16. The virtual machine is equipped with a virtual address space and a group of virtual processors connected by virtual topology. The virtual machine is mapped to the abstract physical machines and each virtual processor is mapped to the abstract physical processors. A 3rd layer defines threads 18. The threads are processes with light weight which run on the virtual processors. The abstract physical machine, abstract physical processors, virtual machines, virtual processors, thread groups, and threads are preferably all objects of a first class.



LEGAL STATUS

[Date of request for examination]

01.03.1995

[Date of sending the examiner's decision of rejection] 27.05.1998

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

2848262

[Date of registration]

06.11.1998

[Number of appeal against examiner's decision of

10-10006

rejection]

[Date of requesting appeal against examiner's

25,06,1998

decision of rejection]
[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-271738

(43)公開日 平成7年(1995)10月20日

(51) Int.Cl.6

識別記号

庁内整理番号

FI

技術表示箇所

G 0 6 F 15/16

9/46

430 C

350

7737 - 5B

審査請求 有 請求項の数20 OL (全 30 頁)

(21)出願番号

特爾平7-41126

(22)出國日

平成7年(1995)2月28日

(31)優先権主張番号 08/221026

(32) 優先日

1994年3月31日

(33)優先權主張国

米国 (US)

(71)出願人 000004237

日本地気株式会社

東京都港区芝五丁目7番1号

(72)発明者 スレッシュ ジャガナサン

アメリカ合衆国、95134 カリフォルニア、 サン ジョーズ リオ ロブルス 110

エヌ イー シー アメリカ, インコーポ

レイテッド内

(72)発明者 ジェームス エフ.フィルピン

アメリカ合衆国,95134 カリフォルニア, サン ジョーズ, リオ ロブルス 110 エヌ イー シー アメリカ, インコーボ

レイテッド内


(74)代理人 弁理士 後藤 洋介 (外2名)

(54)【発明の名称】 ソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式

(57)【要約】

【目的】 いくつかの抽象体の層を備えた、高度並列コ ンピュータ・システムを制御するソフトウエア・アーキ テクチャを用いた制御方式の提供。

【構成】 抽象物理的マシン10 (第1層) は抽象物理 的プロセッサの組を含んでおり、マイクロカーネルと考 えることができる。第2層は仮想マシン2と仮想プロセ ッサ16とを含んでいる。仮想マシンは仮想アドレス空 間と、仮想トポロジーで接続された仮想プロセッサの組 とを備えている。仮想マシンは抽象物理的マシンにマッ ピングされ、各仮想プロセッサは抽象物理的プロセッサ にマッピングされている。第3層は、スレッド18を定 義している。スレッドは、仮想プロセッサ上でランする ライトウエイトのプロセスである。望ましくは、抽象物 埋的マシン、抽象物理的プロセッサ、仮想マシン、仮想 プロセッサ、スレッド・グループ、ならびにスレッドは すべてファーアストクラスのオブジェクトである。



【特許請求の範囲】

【請求項1】 高度並列コンピュータ・システムを制御 するためのソフトウエア・アーキテクチャを用いた高度 並列コンピュータ・システムの制御方式において、

一つのマイクロカーネルを形成する複数の抽象物理的プ ロセッサを備えた複数の抽象物理的マシンと;前記複数 の抽象物理的プロセッサに付随し、複数の仮想プロセッ サを備えた複数の仮想マシンと:前記複数の仮想プロセ ッサ上でランする複数のスレッドを備えた複数のスレッ ド・グループとを備え、

前記複数の仮想プロセッサおよび前記複数のスレッドは ファーストクラスのオブジェクトであることを特徴とす るソフトウエア・アーキテクチャを用いた高度並列コン ピュータ・システムの制御方式。

【請求項2】 前記複数の仮想プロセッサは仮想トポロ ジーにおいて接続されていることを特徴とする請求項1 記載のソフトウエア・アーキテクチャを用いた高度並列 コンピュータ・システムの制御方式。

【請求項3】 前記マイクロカーネルのポリシーを管理 するマイクロカーネル・ポリシー・マネージャはユーザ 20 がカスタマイズできることを特徴とする請求項1記載の ソフトウエア・アーキテクチャを用いた高度並列コンピ ュータ・システムの制御方式。

【謝求項4】 前記複数の仮想プロセッサは、前記複数 のスレッドのポリシーを管理する複数のスレッド・ポリ シー・マネージャのうち、ユーザが、どのスレッド・ポ リシー・マネージャをカスタマイズできるかを含むこと を特徴とする請求項1配載のソフトウエア・アーキテク チャを用いた高度並列コンピュータ・システムの制御方 Ē.

前記複数のスレッド、前記複数の仮想ブ 【餅求項5】 ロセッサ、ならびに前記複数の抽象物理的プロセッサ は、機能的に連携し、仮想トポロジーを構築することを 特徴とする請求項1記載のソフトウエア・アーキテクチ ャを用いた高度並列コンピュータ・システムの制御方 式.

【蔚求項6】 前記仮想トポロジーはユーザがカスタマ イズできることを特徴とする請求項5記載のソフトウエ ア・アーキテクチャを用いた高度並列コンピュータ・シ ステムの制御方式。

【節求項7】 前記複数のスレッドは、それらのそれぞ れの実行コンテクストから分離でき、実行コンテクスト の遅延された割り当てを許すことを特徴とする請求項1 配載のソフトウエア・アーキテクチャを用いた高度並列 コンピュータ・システムの制御方式。

【鯖求項8】 複数の多様な形態のポートをさらに備え たことを特徴とする請求項1記載のソフトウエア・アー キテクチャを用いた高度並列コンピュータ・システムの 制御方式。

【韻求項9】

れファーストクラスのオブジェクトであることを特徴と する前求項8配載のソフトウエア・アーキテクチャを用 いた高度並列コンピュータ・システムの制御方式。

【請求項10】 前記複数のスレッドは、一般データと 複合データとを含むメッセージを送ることを特徴とする 請求項8記載のソフトウエア・アーキテクチャを用いた 高度並列コンピュータ・システムの制御方式。

【請求項11】 前記複数のスレッドは、それらのそれ ぞれのローカル・スタックおよびヒープを、他の複数の 10 スレッドとは独立に、ガーペッジ・コレクトすることを 特徴とする請求項1記載のソフトウエア・アーキテクチ ャを用いた高度並列コンピュータ・システムの制御方 £.

【餅求項12】 前記複数のスレッド・グループはそれ らのそれぞれの共有ヒープを、無関係の複数のスレッド ・グループとは独立に、集めることを特徴とする請求項 1 記載のソフトウエア・アーキテクチャを用いた高度並 列コンピュータ・システムの制御方式。

【請求項13】 前記複数の仮想プロセッサは前記複数 の抽象物理的プロセッサ上に多重化されていることを特 徴とする腑求項1記載のソフトウエア・アーキテクチャ を用いた高度並列コンピュータ・システムの制御方式。

【請求項14】 前記複数の仮想プロセッサ、前記複数 の仮想マシン、ならびに前記複数のスレッドは、持続性 メモリ内に存在することを特徴とする請求項1記載のソ フトウエア・アーキテクチャを用いた高度並列コンピュ ータ・システムの制御方式。

【請求項15】 前記複数の抽象物理的プロセッサはフ ァーストクラスのオプジェクトであることを特徴とする **請求項1記載のソフトウエア・アーキテクチャを用いた** 高度並列コンピュータ・システムの制御方式。

【請求項16】 前記複数の仮想マシンはファーストク ラスのオプジェクトであることを特徴とする路求項15 配載のソフトウエア・アーキテクチャを用いた高度並列 コンピュータ・システムの制御方式。

【師求項17】 前記複数の抽象物理的マシンおよび前 配複数のスレッド・グループはファーストクラスのオブ ジェクトであることを特徴とする請求項16記載のソフ トウエア・アーキテクチャを用いた高度並列コンピュー タ・システムの制御方式。

【請求項18】 各々が仮想プロセッサ・コントローラ と仮想プロセッサ・ポリシー・マネージャとを有し、物 理的トポロジーにおいて接続された複数の抽象物理的プ ロセッサと:各々が、仮想アドレス空間と複数の仮想プ ロセッサとを有する複数の仮想マシンと;を備えたコン ピュータ・システムであって、

前配複数の仮想マシンの各々の前配複数の仮想プロセッ サは、前配仮想プロセッサ・コントローラ及び前配仮想 プロセッサ・ポリシー・マネージャに応答して実行し、

前記複数の多様な形態のポートはそれぞ 50 かつ、スレッド・コントローラとスレッド・ポリシー・

マネージャとを有し、前記複数の仮想プロセッサは仮想 トポロジーにおいて接続され、各仮想プロセッサはそれ ぞれの抽象物理的プロセッサにマッピングされており、 前記コンピュータ・システムは、前記スレッド・コント ローラと前記スレッド・ポリシー・マネージャとに応答 する前記複数の仮想プロセッサ上でランする複数のスレ ッドを、更に、備えていることを特徴とするコンピュー タ・システム。

前配複数の仮想プロセッサは前配複数 【請求項19】 の抽象物理的プロセッサ上で多重化されていることを特 10 徴とする請求項18記載のコンピュータ・システム。

【請求項20】 更に、持続性メモリを備え、この持続 性メモリには、前配複数のスレッド、前配複数の仮想プ ロセッサ、ならびに前記複数の仮想マシンを含むオブジ ェクトが存在することを特徴とする請求項18記載のコ ンピュータ・システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高度に並列化したコン フトウエア・アーキテクチャを用いた高度並列コンピュ ータ・システムの制御方式に関し、特に、現代のプログ ラミング首語に対して、非常に効率的なサプストレート として役立つよう設計したコンピュータ・ソフトウエア ・アーキテクチャを用いた高度並列コンピュータ・シス テムの制御方式に関するものである。

【0002】このコンピュータ・ソフトウエア・アーキ テクチャを用いた制御方式は、制御の問題をポリシーの 問題から分離したオペレーティング・システムにもとづ いている。この分離はシステムの2つの異なる抽象体レ 30 ベルで行っている。すなわち抽象物理的プロセッサと仮 想プロセッサとにおいてである。これら抽象体のそれぞ れは2つの構成要素に分れている。1つは、抽象体の制 御部分を実現する"コントローラ"であり、もう1つは コントローラに対してポリシーを決定する"ポリシー・ マネージャ"である。 制御をポリシーから分離すること によって、機能的に同一のシステムに対する異なる振舞 の定義を、抽象体のポリシー・マネージャ部分を変更す るのみで行うことが可能となる。

【0003】具体的には、このソフトウエア・アーキテ 40 クチャを用いた制御方式は、制御のライトウエイト・ス レッドと仮想プロセッサとをファーストクラスのオプジ ェクトとしてサポートする。並行(コンカレンシー)マ ネジメントは、ファーストクラスのプロシージャおよび ファーストクラスのコンティニュエーションによって実 現する。それによって、ユーザが基本的なランタイム・ システムに関する知識を持っていなくても、アプリケー ションのランタイムの振舞を最適化することが可能とな る。

構造の構築と、基本的制御メカニズムとしてコンティニ ュエーションを用いてスレッド・コントローラの実現 と、大規模並行計算の組織化と、並列計算のための強固 なプログラミング環境との設計に関するものである。

[0005]

【従来の技術】並列計算に対する興味が高まり、その結 果、並行性を表現するために高レベルのプログラムとデ ータの構造を明確に定義する並列プログラミング官語が 多数、生み出された。非数値的アプリケーション領域を ターゲットにする並列首節は典型的に、動的なライトウ エイト・プロセスの生成、高レベル同期基本命令、分散 データ構造、ならびにスペキュラティブな並行性を実現 する並行構造をサポートする (効率は異なっている)。 これらの並列首語は事実上すべて、2つの部分首語から 成ると考えられる。2つの部分言語とは、すなわち、プ ロセスの集まりのアクティビティを管理し同期化する調 盤含語と、与えられたプロセスに限定されるデータ・オ ブジェクトを扱う計算目語とである。

【0006】伝統的に、オペレーティング・システムに ピュータ・システムを制御するためのコンピュータ・ソ 20 はいくつかのクラスがある。例えば、リアルタイム、イ ンタラクティブ(会話型)、パッチなどである。これら 3 つのクラスのオペレーティング・システムはユーザに 対して異なるインターフェースを提供するので、プログ ラムをあるクラスのオペレーティング・システム (O S)から他のクラスのオペレーティング・システムに移 動するのは困難であった。さらに、各クラスのオペレー ティング・システムが決定するスケジューリングは異な っているので、1つのオペレーティング・システムのた めのプログラム(例えばリアルタイム・アプリケーショ ン)を他のオペレーティング・システム(例えば会話型 開発システム)でデバッグすることは難しく、またアプ リケーションがターゲット・システム上で正確かつ効率 的にランすることに関して自信を持つことは困難であ

> 【0007】そして、これらのクラスのシステムではそ れぞれ異なるスケジューリング方式を用いているので状 祝はさらに複雑である。例えば、ある種のリアルタイム ・システムでは、複数のプロセスに対してスケジューリ ングの順序は固定しているのに対して、別のシステムで は優先規律を用いたり、ランニング・クオンタムを用 い、さらに他のシステムでは、それらを組み合せてい る。会話型オペレーティング・システムあるいはパッチ ・オペレーティング・システムはスケジューリングに関 してかなりの数の選択肢を有している。

【0008】制御をポリシーから分離することによっ て、種々のクラスのオペレーティング・システムに対し て容易にカスタマイズできるオペレーティング・システ ムを構築できる。本発明では、ポリシー・マネージャを 実現するモジュールは典型的にはシステムのサイズに比 【0004】さらに具体的には、本発明は、非同期並行 50 べて非常に小さい。一般にコードのライン数は100未

満である。従って、ポリシーの振舞が異なるシステムを 新たに構築する場合、通常はコードの小部分を再くのみ でよい。また、ポリシー・マネージャは良く定義された インターフェースを提供するので、ポリシーの振舞を変 更した場合、システム全体を試験する必要はなく、新し いポリシー・マネージャだけを試験すればよい。

【0009】Hydra (参考文献: "HYDRA/ C. mmpi: An Experimental Co mputer System", William W ulf, Roy Lexia, 及びSamuel Ha rbison若, McGraw-Hill, 1991) は、制御とポリシーとの分離を意図して設計された最初 のオペレーティング・システムである。 しかし、Hyd raはポリシーのカスタマイズをカーネルのレベルでし か認めていない。本発明ではさらに進めて、ポリシーの 決定を、それらが特定のプログラムに関連するものであ る場合、カスタマイズできるようにする。従って、エデ ィタやウインドウ・マネージャなどの会話型プログラム は、流体力学のシミュレーションや有限要素法の計算な ど、計算を主体とするプログラムとは非常に異なったポ 20 リシーを持つことができる。また、Hydraにおける 制御とポリシーとの分離はコストのかかるものとなって いる。それは、カーネルとポリシー・マネージャとの間 に複数のコンテクスト・スイッチを必要とするからであ る。本発明では、ポリシー・マネージャは一般に適当な アドレス空間に直接リンクしており、コンテクストの切 り換えは不要である。従って本発明のポリシー・マネー ジャは少なくとも従来のオペレーティング・システムに おけるポリシー・マネジメント (カスタマイズできな い)と同程度に効率的であり、そして通常は従来以上に 30 効率が良い。

【0010】高レベルの並列首語を実現する1つの方法 は、専用の(ユーザ・レベル)仮想マシンを構築するこ とである。仮想マシンは基本的に、調整部分言語に見ら れる高レベルの並行プリミティブを実現するサブストレ ートとして機能する。調整官語Lが並行プリミティブP をサポートする場合、Lの仮想マシン(L))の役割 は、Pの実現に関連したことをすべて扱うことである。 そのためにはマシンが、プロセスのスケジューリング、 記憶、管理、同期化、その他を管理することがしばしば 40 必要となる。しかし、LrはPを効率良く実現するよう にのみ調整されているので、非常に異なった並行プリミ ティブを実現することは多くの場合適当でない。従っ て、並行プリミティプP'によってLの方首を構築する ためには通常、仮想マシンを新たに構築するか、あるい はPを用いてP′の意味規制を表現する必要がある。こ れら2つのアプローチには明らかに欠点がある。 すなわ ち、第1のアプローチでは複雑な仮想マシンを新たに構 築するため、コスト高である。一方、第2のアプローチ は、Pの意味規制が高レベルであり、またL,の機能が 50 限定されているので、不十分である。

【0011】首語の実現において、並行性を実現するた めに専用の仮想マシンを構築する代りに、低レベルのオ ペレーティング・システムの機能を用いることができ る。プロセスの生成およびスケジューリングは、OSが 管理する、制御のスレッド(ヘピーウエイトあるいはラ イトウエイト)によって実現する。そして同期化は、低 レベルの、OSが管理する構造体を用いて扱う。このよ うにして実現したものは一般に、専用の実行時システム の周辺に構築したシステムより、ポータブルであり、ま た拡張性が高い。ただし、カーネル(低レベル)はすべ て、アプリケーションとオペレーティング・システムと の間の保護境界を横断する必要があるので、効率は犠牲 になる。さらに、汎用のOS機能は通常、対象の並行オ ペレータの意味規制に対して不感であるため、それらは コンパイル時間あるいは実行時間の点で最適化をほとん ど、あるいはまったく行わない。

6

[0012]

【発明が解決しようとする課題】高度並列マルチプロセ ッサ/マルチコンピュータ・システムを制御するため の、現代のプログラミング言語に対する非常に効率の良 いサプストレートとして役立つコンピュータのオペレー ティング・システム・アーキテクチャを用いた高度並列 コンピュータ・システムの制御方式が得られる。 に、本発明によれば、カスタマイズ可能な仮想マシンに もとづく非同期の計算のためのソフトウエア・アーキテ クチャを用いた高度並列コンピュータ・システムの制御 方式が得られる。

【0013】また、本発明によれば、仮想プロセッサ上 でファーストクラスのオブジェクトとしてライトウエイ ト・スレッドをサポートするソフトウエア・アーキテク チャを用いた高度並列コンピュータ・システムの制御方 式が得られる。

【0014】更に、本発明によれば、カスタマイズ可能 なポリシー・マネージャを、特にユーザ・レベルに含む ソフトウエア・アーキテクチャを用いた高度並列コンピ ュータ・システムの制御方式が得られる。

【0015】また、本発明によれば、カスタマイズ可能 な仮想トポロジーを含むソフトウエア・アーキテクチャ を用いた高度並列コンピュータ・システムの制御方式が 得られる。

【0016】また、本発明によれば、スレッド吸収、遅 延TCB割り当て、ならびに記憶装置共有の場所として のスレッド・グループを含むソフトウエア・アーキテク チャを用いた高度並列コンピュータ・システムの制御方 式が得られる。

【0017】更に、本発明によれば、多様な形態のポー トを含むソフトウエア・アーキテクチャを用いた高度並 列コンピュータ・システムの制御方式が得られる。

【0018】また、本発明によれば、上述のようなソフ

トウエア・アーキテクチャを用いて制御されるコンピュ ータ・システムが得られる。

[0019]

【課題を解決するための手段】本発明によれば、高度並 列コンピュータ・システムを制御するためのソフトウエ ア・アーキテクチャを用いた高度並列コンピュータ・シ ステムの側御方式において、一つのマイクロカーネルを 形成する複数の抽象物理的プロセッサを備えた複数の抽 象物理的マシンと; 前配複数の抽象物理的プロセッサに 付随し、複数の仮想プロセッサを備えた複数の仮想マシ 10 ンと; 前配複数の仮想プロセッサ上でランする複数のス レッドを備えた複数のスレッド・グループとを備え、前 記複数の仮想プロセッサおよび前記複数のスレッドはフ ァーストクラスのオプジェクトであることを特徴とする ソフトウエア・アーキテクチャを用いた高度並列コンピ ュータ・システムの制御方式が得られる。

【0020】 更に本発明によれば、各々が仮想プロセッ サ・コントローラと仮想プロセッサ・ポリシー・マネー ジャとを有し、物理的トポロジーにおいて接続された複 数の抽象物理的プロセッサと:各々が、仮想アドレス空 20 間と複数の仮想プロセッサとを有する複数の仮想マシン と;を備えたコンピュータ・システムであって、前配複 数の仮想マシンの各々の前記複数の仮想プロセッサは、 前記仮想プロセッサ・コントローラ及び前記仮想プロセ ッサ・ポリシー・マネージャに応答して実行し、かつ、 スレッド・コントローラとスレッド・ポリシー・マネー ジャとを有し、前配複数の仮想プロセッサは仮想トポロ ジーにおいて接続され、各仮想プロセッサはそれぞれの 抽象物理的プロセッサにマッピングされており、前配コ と前記スレッド・ポリシー・マネージャとに広答する前 記複数の仮想プロセッサ上でランする複数のスレッド を、更に、備えていることを特徴とするコンピュータ・ システムが得られる。

【0021】本発明は、高レベル・プログラミング首語 のコンテクストにおいて広い範囲の並行構造体を表現す ることを可能とする調整サプストレートの実現に関する ものである。本発明は汎用調整モデルを定義し、そのモ デル上で、多数の特殊調整言語を効率良く実現できるよ うにする。本発明の実施においては、ソフトウエアのス 40 キーム (Scheme) (参考文献: "The Rev ised Report on the Algori thmic Language Scheme" AC M Sigplan Notices, 21 (12), Jonathan Rees and W iliam Clinger)を計算の基礎として用い た。スキームはより高次の、辞書的に見たときの、Li s p の方目である。スキームは望ましい目語ではある が、当業者にとって明らかなように、上記調査サプスト レートの設計は、いかなる現代の(高レベルの)プログ 50 うために、必要な機能を有している。

ラミング言語にも取り入れることができよう。

【0022】本発明のオペレーティング・システムは基 本的に、共有メモリあるいは分離メモリを用いた、MI MD (マルチ・インストラクション-マルチ・データ) 並列コンピュータ上でランするように設計され、またワ ークステーションのネットワークから成る分散マシン上 でランするように設計されている。本発明のソフトウエ ア・アーキテクチャでは、分離メモリあるいは分散メモ リを用いたマシン上で実行する場合には、共有仮想メモ リ・モデルを用いる。その実現においては、異なる、並 列のパラダイムに対応する多数の異なるアルゴリズムを 用いた。上記並列には結果並列、マスター/スレープ並 列、ならびに論理的並列が含まれる。いくつかの異なる 並列プログラミング・モデルを、フューチャー・ファー ストクラスのタブル(組)空間、ならびにエンジンを備 えたオペレーティング・システム上で実現した。

【0023】本発明の望ましい実施例のフィーチャーで ある、オペレーティング・システム(OS)を構成する スキームの方言(スティング(Sting)と呼ぶ) は、非同期、ライトウエイトの並行性を表現するための 調整言語(専用仮想マシンによって実現)を含み、それ は2つのアプローチの最良点を組み合せている。他の並 列スキームのシステムおよび同極の高レベル言語の並列 方計と異なり、スティングにおける基本的な並行オプジ ェクト(スレッド、仮想プロセッサ、ならびに物理的プ ロセッサ)は、ストリームライン化したデータ構造であ り、複雑な同期化を必要としない。並行性の管理をOS によるサービスに依存する並列システムと違い、スティ ングはスキームのオブジェクトおよびプロシージャによ ンピュータ・システムは、前紀スレッド・コントローラ 30 ってすべての並行管理の問題を実現し、その結果、ユー ザは、背後のOSのサービスに関する知識を持つことな く、アプリケーションのランタイムの振舞を最適化する ことが可能となる。スティングは、さまざまな形態の非 同期の並列性を生成し、管理するための基本的な特徴 を、概念的に単一化したフレームワークで、かつ非常に 一般的なフレームワークによってサポートする。結果と して、高レベル言語の種々の並列方言をその上に構築で きる効率的なサブストレートを構築できることが分っ た。スティングは単に、スタンドアロンの、短寿命のプ ログラムを実現する媒介手段とすることを意図したもの ではなく、並列計算のための豊かなプログラミング環境 を構築するためのフレームワークを提供することを期待 したものである。従って、このシステムは、スレッド・ プリエンプション、スレッドごとの非同期のガーペッジ ・コレクション、スレッド境界を越えた例外の扱い、な らびにアプリケーションに依存するスケジューリング・ ポリシーをサポートする。 さらに、このシステムは、特 **紀性の長寿命なオプジェクト、マルチ・アドレス空間、** その他、最新のプログラミング環境に共通する特徴を扱

【0024】スティングでは、仮想プロセッサは抽象物 理的プロセッサ上で多重化され、スレッドは仮想プロセ ッサ上で多重化される。この多重化に関連するポリシー の決定はすべて、ポリシー・マネージャによって行われ る。物理的プロセッサ上の仮想プロセッサの多重化に関 **連する決定は、仮想プロセッサ・ポリシー・マネージャ** (VPPM) によって行う、仮想プロセッサ上のスレッ ドの多重化に関する決定はスレッド・ポリシー・マネー ジャ (TPM) によって行われる。

【0025】ポリシー・マネージャは3つのタイプの決 10 定を行う。すなわち、オブジェクトが生成あるいは再開 されたとき、プロセッサ(物理的あるいは仮想)に新し いオブジェクト(V Pあるいはスレッド)をいかにマッ ピングするか、特定のプロセッサにマッピングされた複 数のオプジェクトをランさせる順序、ならびにオプジェ クトをあるプロセッサから他のプロセッサに、いつ再マ ッピングあるいは移動するかの3つである。

【0026】スティングは、スキーム、スモールトーク (Small Talk)、ML、モジューラ3 (Mo dula3)、あるいはハスケル (Haskell) な 20 どの現代のプログラミング首語をサポートするように設 卧されたオペレーティング・システムである。スティン グは、低レベルの直交構築体の基礎を与え、それによっ て言語の設計者あるいは使用者が、上記言語が必要とす る種々の構築体を簡単かつ効率的に構築することを可能 とする。

【0027】現代のプログラミング首語は、従来のコポ ル、フォートラン、C、あるいはパスカルなどのプログ ラミング首語に比べ、より多くを要求する。スティング は現代のプログラミング言語をサポートするように設計 30 されてはいるが、従来のプログラミング首語も同様に効 率良くサポートする。 現代のプログラミング言語が従来 の首語と異なる点を以下にリストアップする。

【0028】・並列性:汎用のマルチ・プロセッサはま すます利用し易くなってきており、その結果、並行プロ グラミングのための効率的で、かつ表現力に優れたプラ ットフォームの構築に対して興味が高まっている。高レ ペルのプログラミング言語に並行性を組み入れるための 努力は大部分が、特殊目的の基本命令を言語に付加する という点に払われている。

【0029】・マルチ同期化モデル:並列プログラミン グあるいは非同期プログラミングにおいて、多くの同期 化プロトコルが用いられている。現代のオペレーティン グ環境は、できる限りさまざまなプロトコルをサポート する基本命令を提供するものでなければならない。

【0030】・レイジー(遅延)評価およびイーガー評 価:現代の多くの言語はレイジー評価あるいはイーガー 評価のいずれか、または両方をサポートしている。オペ レーティング・システムにとって、レイジーからイーガ 一までの完全な評価ストラテジーを用意することは重要 50 コレクションを行う。あるスレッドがプライベートのガ

である。

【0031】・自動記憶管理:これは現代の多数の言語 の基本的な特徴となっている。それは、自動配低管理に よってプログラムを一層、表現力に優れたものにでき、 同時にプログラムのエラーを低減し、かつプログラムの 複雑さを緩和できるからである。

10

【0032】・トポロジー・マッピング:多くのプログ ラミング首節ではまだサポートされていないが、プログ ラムにおける通信オーバーヘッドを低減するように、処 理のプロセッサへのマッピングを制御する能力は、マル チ・プロセッサ・コンピュータ・システムのサイズが大 きくなり続け、かつトポロジーがより複雑になる以上、 より重要なものとなろう。

【0033】スティングはこれら種々の要素を効率良く サポートする。スティングは、現在利用できるものより 一層、一般的でかつより効率的なアーキテクチャ・フレ ームワークにおいてこれを行う。スティングはまた、高 い表現力および制御能力と、非並列レベルのカスタマイ ズ能を、プログラムに提供する。

【0034】スティングは、その設計における4つの特 徴によって、他の並列首語から最もよく区別できる。

【0035】1. 並行抽象体:並行性はスティングでは 制御のライトウエイト・スレッドによって表現される。 スレッドは非厳密な、ファーストクラスのデータ構造で

【0036】2. プロセッサ抽象体およびポリシー抽象 体:スレッドは、スケジューリングおよび負荷平衡・ブ ロトコルの抽象体を表す仮想プロセッサ (VP) 上で実 行する。仮想プロセッサの数は、実際に利用できる物理 的プロセッサの数より多くてもかまわない。スレッドの ように、仮想プロセッサはファーストクラスのオブジェ クトである。1つのVPは1つのスレッド・ポリシー・ マネージャを備え、このポリシー・マネージャはそれが 実行するスレッドのためのスケジューリングと移行方式 を決定する。異なるVPは、実際には、性態の低下無し に、異なるポリシー・マネージャを備えることができ る。仮想プロセッサは、実際の物理的計算装置である物 理的プロセッサ上で実行する。

【0037】仮想プロセッサの集まりとアドレス空間と は組合わさって、1つの仮想マシンを形成する。複数の 仮想マシンが単一の物理的マシン上で実行できる。物理 的マシンは1組の物理的プロセッサから成る。仮想マシ ンおよび物理的マシンもまた指示可能な、スキームのオ プジェクトであり、このオプジェクトとして操作可能で ある。

【0038】3. 記憶モデル:1つのスレッドはデータ を、そのスレッドが排他的に管理するスタックおよびヒ ープに割り当てる。従って、複数のスレッドは、互いに 独立にそれらのプライベート・ステートのガーベッジ・

ーペッジ・コレクションを始動する場合、グローバルな **岡期化は不要である。データはスレッドを横断して参照** できる。スレッド境界を越えてオブジェクトのガーベッ ジ・コレクションを行うとき、領域間の参照情報が用い られる。配憶は世代スキャペンジング・コレクタによっ て管理される。1つのスレッドによって割り当てられた 長寿命データあるいは持統データは、同じ仮想マシンに おける他のスレッドもアクセスできる。

【0039】本発明の設計は配憶のローカリティという めの配憶装置はVPにキャッシュされ、そして1つのス レッドが終了したとき、すぐに再利用できるようリサイ クルされる。さらに、複数のスレッドは、データの依存 性が保証されるときは常に、同じ実行コンテクストを共 有することができる。

【0040】4. プログラム・モデル:スティングは、 スレッド間で横断的に扱われるべき例外を許容し、ノン プロッキング I / Oをサポートし、仮想プロセッサの スケジューリングのカスタマイズを、仮想プロセッサ上 のスレッドのスケジューリングがカスタマイズ可能であ 20 るのと同様に、可能とし、そしてマルチ・アドレス空間 および共有持続オプジェクトを実現する内部構造を与え る。スティングはまた、ファーストクラスの多様な形態 のポートを用いたメッセージの効率の良い受け渡しをサ ポートする。ポートは、分離メモリ・プラットフォーム 上の共有メモリの実現において、オーパーヘッドを緩和 するのに役立つ。

【0041】本発明の高度並列コンピュータ・システム を制御するソフトウエア・アーキテクチャでは、オペレ ーティング・システム (スティング) 、基本言語、なら *30* びにコンパイラを1つの抽象的マシンに統合する。スタ ート点はスキームなどの高レベルプログラミング言語で ある。このプログラミング官語は、スレッド、仮想プロ セッサ、ならびにポリシー・マネージャを含む効率的な 抽象体によって拡大されている。この優れたオペレーテ ィング・システムは、データのローカリティにプレミア ムを付けるという現在のアーキテクチャのトレンドを存 効に利用したメカニズムを含んでいる。

【0042】その結果、並列計算のための効率の良い調 整構造体を構築するメカニズムが得られた。ライトウエ 40 イトのスレッドを用いることにより、迎歩的なプログラ ミング環境の基礎が得られる。データのローカリティを サポートすることによって、効率的な非同期システムが 得られる。

【0043】このシステムの性能にとって中心的なこと は仮想トポロジーの概念である。仮想トポロジーは、仮 想プロセッサの集まりにおける関係を定める。ツリー、 グラフ、ハイパーキューブ、ならびにメッシュとして梢 成されたプロセッサ・トポロジーはよく知られたその例 である。仮想プロセッサは、スレッドが実行するスケジ 50 るグラニュラリティの細かいプログラムでは、同一また

ューリング、マイグレーション、ならびに負荷平衡のポ リシーを定義する抽象体である。この仮想トポロジー は、複雑なスレッドとプロセッサのマッピング(物理的 相互接続の低レベルの詳細を抽象する)を定める、単純 で表現力に優れた高レベルのフレームワークを与えるよ う意図されている。

12

【0044】計算によって生成されたスレッドは、仮想 トポロジー内のプロセッサに対して、そのトポロジーに 関連したマッピング機能によってマッピングされる。 ユ ことに配慮している。例えば、スレッドをランさせるた 10 ーザはこれらのマッピング機能を定義することができ る。仮想トポロジーを用いて特定のマルチプロセッサ・ プラットフォーム上でシステムが実現されている場合、 仮想トポロジー内の仮想プロセッサをプラットフォーム 内の物理的プロセッサにマッピングするプロシージャを 定義することが可能である。

> 【0045】コードそれ自身は、それが物理的プロセッ サあるいは物理的プロセッサの相互接続に対する参照を 含んでいない限り、マシンとは独立している。スレッド ・マッピングとローカリティに関するすべてのことは、 プログラムが用いる、仮想トポロジーの仕様と、プログ ラム実行時のトポロジー内のノードの通過の仕方におい て抽像される。

> 【0046】仮想トポロジーとプロセッサ・マッピング の利益は、効率性だけでなく、移植性という点にもあ り、それによって並列アルゴリズムの実現を個別の物理 的トポロジーごとに特殊化する必要がなくなる。スレッ ドをプロセッサに関連づけるマッピング・アルゴリズム は、仮想トポロジーの一部として細かく指定されるの で、プログラマは、スレッドがどのように仮想プロセッ サに対してマッピングされるべきかを正確に管理でき る。ある計算において通信が必要となることが分かって いる場合、これらのスレッドを特定の仮想プロセッサに 明確に割り当てられるという能力によって、暗黙的なマ ッピング・ストラテジーの場合より優れた負荷平衡を行 える。並列アルゴリズムによって定義される制御とデー タフローのグラフの構造は、種々の形で用いることがで きる。スレッドの集まりが共通のデータを共有している 場合には、これらのスレッドが実行する仮想プロセッサ を同一の物理的プロセッサにマッピングするトポロジー を構築することが可能である。仮想プロセッサは物理的 プロセッサ上で、スレッドが仮想プロセッサ上で多重化 されるのと同じようにして多重化される。あるスレッド の集まりが重要な相互の通信を必要とする場合には、そ れらのスレッドを、仮想トポロジーにおいて互いに接近 したプロセッサにマッピングするトポロジーを構築する ことができる。スレッドT1が、他のスレッドT2が発 生する値に対してデータ依存性を有している場合、Ti とT1 とは同一の仮想プロセッサにマッピングすること が合理的である。プロセッサがほとんどビジー状態とな

は近いプロセッサ上のデータ依存スレッドに対してスケ ジューリングを行える能力によって、スレッドのグラニ ュラリティを改善する機会が与えられる。最後に、適応 ツリー・アルゴリズムなど、ある種のアルゴリズムは計 算の進行につれて展開するというプロセス構造を有して いる。これらのアルゴリズムは、仮想プロセッサの動的 生成が可能なトポロジー上において最も良く実行され

【0047】このソフトウエア・アーキテクチャの他の 優れた面として、効率的な汎用のマルチ・スレッドのオ 10 ペレーティング・システムおよびプログラム環境の実現 における、コンティニュエーションおよびファーストク ラスのプロシージャの役割がある。コンティニュエーシ ョンは、状態選移の操作、例外の扱い、ならびに重要な 記憶の最適化を実現するために用いられる。コンティニ ュエーションは、プログラム・ポイントの抽象体であ る。コンティニュエーションは、1つの引数を有するプ ロシージャによって表され、このプロシージャは、引数 が示すプログラム・ポイントから実行すべき残りの計算 を定義している。

【0048】スティングの仮想アドレス空間は1組の領 域によって構成されている。領域は、一時的にあるいは 空間的に強いローカリティを示すデータを組織化するた めに用いられる。スティングはさまざまな領域をサポー トする。すなわち、スレッド制御プロック、スタック、 スレッド・プライベート・ヒーブ、スレッド共有ヒープ などである。データは、それらの意図された仕様および **寿命にもとづいて領域に割り当てられ、従って異なる領** 域は、それらに関連した異なるガーペッジ・コレクタを 備えることになる。

【0049】例外と割り込みは常に、スレッド・レベル のコンテクスト・スイッチの場合のように、あるスレッ ドの実行コンテクストにおいて扱われる。例外ハンドラ ーは通常のスキームのプロシージャによって実現され、 そして例外のディスパッチは基本的にコンティニュエー ションの操作を含んでいる。

【0050】スティングが、制御のライトウエイト・ス レッドの生成および管理が可能なプログラミング・シス テムである限り、いくつかの特性を、他の高レベル言語 のために開発されたスレッド・パッケージ・システムと 共有している。 これらのシステムもスレッドを明らかな データタイプと見ており、また、さまざまな程度にプリ エンプションをサポートし、そしてある限定されたケー スでは、プログラマが特別のスケジュール管理を指定す ることを可能としている。これらのシステムでは、スレ ッドの抽象体が調整部分首語を定めている。

【0051】しかし、スティングはいくつかの重要な点 でこれらのシステムと異なっている。第1に、スティン グが使用するスケジューリングとマイグレーションのプ ロトコルは完全にカスタマイズできる。異なるアプリケ 50

ッサの抽象体を変更することなく、異なるスケジューラ をランさせることができる。このようなカスタマイズは 仮想マシン自身の組織化に適用することができる。第2 に、スティングによるデータのローカリティのサポー ト、記憶の最適化、ならびにスレッドの吸収によるプロ

14

ーションは、スレッド・マネージャあるいは仮想プロセ

セスの抑圧は他のシステムでは行えない。さらに、スレ ッドのオペレーションはすべてスレッドの仮想マシン内 で直接実現される。スレッドのオペレーションの実行の ために実施すべき、低レベルのカーネルに対するコンテ クスト・スイッチは無い。スティングは、長寿命のアプ リケーション、持続性のオプジェクト、ならびにマルチ ・アドレス空間をサポートすることを意図した抽象的マ シンにおいて構築される。スレッド・パッケージは、そ れらが (定義によって) 完全なプログラム環境を定めて いないので、これらの機能はまったく提供しない。

【0052】スティングはシステム・プログラミング言 **語として設計されているので、低レベルの平行抽象体を** 提供する。アプリケーション・ライブラリは直接スレッ 20 ド・オブジェクトを生成でき、そしてそれら自身のスケ ジューリングおよびスレッド・マイグレーション・スト ラテジーを定めることができる。高レベルの平行構築体 はスレッドを用いて実現できるが、しかし効率が保証さ れるなら、システムはユーザがスレッドのオペレーショ ンを上述のように直接利用することを禁止するものでは ない。具体的には、同一のアプリケーションは、同一の **実行時の環境において、異なる意味規制と異なる効率** で、平行抽象体を定めることができる。

【0053】ある点でスティングは、他の進歩的マルチ ・スレッド・オペレーティング・システムに似ている。 例えば、スティングは、コール・パック、ユーザが管理 するオーパー・インタラプト、ならびにユーザ・レベル の操作としてのローカル・アドレス空間の管理に伴うノ ンプロッキングI/Oコールをサポートしている。ステ イングはユーザ・レベルの事柄とカーネル・レベルの事 柄とを分けている。物理的プロセッサは(特権を与えら れた)システムのオペレーション、および複数の仮想マ シンに跨るオペレーションを扱う。仮想プロセッサはユ ーザ・レベルのスレッドおよびローカル・アドレス空間 の機能をすべて実現する。しかし、スティングはスキー ムの拡張方言であるため、典型的なオペレーティング・ システム環境では提供されない高レベルのプログラミン グゴ脳の機能性および表現性を提供する。

【0054】スティングは、非同期プログラミング基本 命令を構築し、そして新しい並列プログラミングのバラ ダイムを実験するためのプラットフォームである。さら に、その設計では、異なる平行性の手法を競走的に評価 することが可能である。スキームは、意味規制が良く定 義され、全体的に簡素であり、そして効率的であるた め、このような実験を行うための特に豊かな環境を提供

30

する。しかし、スティングの設計はそれ自身言語に依存 しない。従って、いかなる高レベルプログラミング言語 にも極めて容易に組み込むことができよう。

【0055】スティングは単に、興味深いと思われる各平行パラダイムおよび各平行プリミティプに対してフックを与えるものではない。そうではなく、広範囲の並列プログラミング構造体に共通の基本構造および機能に抵点を当てている。従って、プロッキングの実現は論理的な計算をサポートするために容易に用いられる。スレッドの実行を抑止するために用いられるスレッド吸収の最10 適化は、フューチャーとタブル空間の同期化を実現するのに非常に適しており、そして最後に、カスタマイズ可能なポリシー・マネージャは、他のさまざまなパラダイムに対して公正で効率的なスケジューラを構築することを可能とする。

[0056]

【実施例】次に本発明の実施例について図面を参照して 説明する。

【0057】図1に本発明の一実施例による高度並列コンピュータ・システムを制御するためのソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式のプロック図を示す。

【0058】抽象物理的マシン(PM)10は、物理的トポロジー(PT)11で互いに接続された抽象物理的プロセッサ(PP)12により構成されている。この抽象物理的マシンは1組の仮想マシン(VM)14を実行させるために用いられる。それに対して、各仮想マシンは、仮想トポロジー(VT)20,20′で接続された1つ以上の仮想プロセッサ(VP)16を備えている。スレッド(T)18は、同じ仮想マシン内の1つ以上のの観プロセッサ上で実行する。さらに、特定のスレッドは、同じ仮想マシン14内の異なる仮想プロセッサ間で移行(マイグレート)できる。スレッド・ボリシー・マネージャ(TPM)19(図2,図3に示す)はスレッドのスケジューリングおよびスレッドの負荷平衡・ポリシーを制御する。異なる要素間の関係および各要素の詳細を以下に説明する。

【0059】ソフトウエア・アーキテクチャ(オペレーティング・システム・アーキテクチャという場合もある)は、いくつかの抽象体の層の配列と考えることがでおる(図2)。第1の層は抽象物理的マシン10を含め、このマシンは抽象物理的プロセッサ12の組を含めている。この層は、現状のオペレーティング・システムにおいてマイクロ・カーネルと呼ばれているものに対応している。次の層は仮想マシン14および仮想プロセッサの組となり、仮想アドレス空間と、仮想アポロジーで接続された仮想プロセッサの組とを備えている。仮想マシンは抽象物理的マシンにマッピングされ、その際、各仮想プロセッサは抽象物理的プロセッサにマッピングされる。抽象体の第3の層はスレッ50でいることができる。

16 ド18である。これらのスレッドは、仮想プロセッサ上 でランするライトウエイトのプロセスである。

【0060】仮想トポロジーは、例えば、メッシュ・トポロジーで物理的に接続された物理的プロセッサにマッピングされる仮想プロセッサのツリーである。仮想トポロジーによって、プログラマは、実施すべきアルゴリズムに適した(仮想)トポロジーでプログラムを表現することが可能となる。スティングは、仮想トポロジーから、ターゲット・マシンの実際の物理的トポロジーへの効率的なマッピングを提供する。また、仮想トポロジーによって、並列プログラムを、異なる物理的トポロジー間で容易に移すことが可能となる。

【0061】スティングの調整部分言語の主な構成要素は、ライトウエイト・スレッドと仮想プロセッサである。スレッドは、ローカル記憶装置(すなわち、レジスタ、スタック、ならびにヒープ)、コード、ならびに関連する状態情報(すなわち、ステータス、優先順位、プリエンプション・ピット、ロックなど)を含む単純なデータ構造である。それらは独立した制御の場所を定義している。このシステムは、スレッドが含むコードに対して制約を課さない。有効なスキームの表現はすべて、独立したプロセスとして扱われる。

【0062】図2、図3に示すように、各仮想プロセッサ(VP)16はスレッド・コントローラ(TC)17を含み、このコントローラはスレッド上およびスレッド・ポリシー・マネージャ(TPM)19上で状態選移機能を実施する。そして、スレッド・ポリシー・マネージャはスレッドのスケジューリングと負荷平衡/移行ポリシーの両方を実施する。同じ仮想マシン内で各VPはスレッド・コントローラを共有するが、異なるVPは異なるスレッド・ポリシー・マネージャを持つことができる。

【0063】仮想プロセッサ16は物理的プロセッサ1 2上に、スレッド18が仮想プロセッサ上に多重化され ているのと同じようにして多鼡化されている。各物理的 プロセッサは、マルチプロセッサ環境における計算エン ジンに対応している。各物理的プロセッサPPに関連し ているのは仮想プロセッサ・コントローラ13および仮 想プロセッサ・ポリシー・マネージャ15である。仮想 プロセッサ・コントローラは、プリエンプションによっ て、あるいは明示的なリクエストによって、仮想プロセ ッサ間でコンテクスト・スイッチを行う。仮想プロセッ サ・ポリシー・マネージャは、物理的プロセッサPP上 で実行する仮想プロセッサ16に対するスケジューリン グの決定を扱う。例えば、仮想プロセッサは、その上で スレッドが実行していない場合、そして他のVPからス レッドを移転できない場合には、物理的プロセッサの制 御を放棄することができる。物理的プロセッサは、シス テム内のいかなる仮想マシンの仮想プロセッサをもラン

【0064】仮想マシンは単一のアドレス空間24を含 み、関連する仮想プロセッサはそれを排他的にアクセス することができる。仮想マシンは、グローバル記憶プー ル26内のグローバルな情報(例えば、ライブラリ、フ ァイル・システムなど)を共有することができ、そして グローバル共有オプジェクト28(すなわち、グローバ ル・アドレス空間にあるオブジェクト)をそれらのロー カル・アドレス空間にマッピングする。仮想マシンはま た、アドレス空間内のすべての活性オブジェクトをトレ ースするために用いられる活性オブジェクト・グラフ (すなわち、ルート環境30)のルートを含んでいる。 【0065】すべてのスティング・オブジェクト (スレ ッド、VP、仮想マシンを含む)は持続性メモリ内に存 在する。このメモリは個別領域の集合として構成されて いる。オプジェクトは、世代コレクタを用いて領域内に 集められたガーペッジである。1つのオブジェクトはそ のアドレス空間内の他のオブジェクトをすべて参照する ことができる。最初、オブジェクトは短寿命のスレッド ・ローカル領域に存在する。ガーペッジ・コレクション から生き残ったオブジェクトは世代階層において上位に 20

【0066】ファーストクラスのオブジェクトは、プロシージャに対して引数として渡したり、結果としてプロシージャから戻したり、あるいはデータ構造内に記憶できるオブジェクトのことである。本発明の抽象物理的マシンの望ましい実施例では、抽象物理的プロセッサ、仮想マシン、仮想プロセッサ、スレッドのグループ、ならびにスレッドはすべてファーストクラスのオブジェクトである。他の実施例では、スレッドおよび仮想プロセッサのみがファーストクラスのオブジェクトである。

移る。この機能はユーザにとっては全く明らかである。

【0067】スティング・コンパイラはオーピット (O rbit) の改良パージョンである。オーピットについ てはD. Kranzらの論文に記述されている(参考文 献: "Orbit:An Optimizing Co mpiler for Scheme", in ACM SIGPLAN Notices, 21 (7):21 9-233, July 1986). コンパイラにより 見えるターゲット・マシンは、現在ランしているスレッ ド・オブジェクトに対する参照を保持する専用のスレッ ド・レジスタを含んでいる。さらに、レジスタをコンテ 40 クスト・スイッチ上で迅避、復元したり、あるいはスレ ッドの記憶領域(すなわち、スタックおよびヒーブ)を 割り当てたりするといった時間的な制約の厳しいオペレ ーションは、基本オペレーションとして用意される。連 統するスキーム・プログラムは変更無しにコンパイル し、実行される。スティングでは、フューチャー、分散 データ構造、ならびにスペキュラティブ平行オペレーシ ョンも実現している。スキーム・プログラムは、これら のパラダイムのいずれかによってサポートされた平行オ ベレーションによって自由に拡大させることができる。

18

【0068】スレッドは、スティングにおけるファーストクラスのオブジェクトである。従って、それらは引数としてプロシージャに旋すことができ、また結果として戻し、さらにデータ構造内に格納することができる。スレッドは、スレッドを生成したオブジェクトより長くthunk)、すなわちスレッドが実行されるとき発動されるヌラリー(nullary)プロシージャを含んでいる。アプリケーションの値は終了時にスレッド内に格がされる。例えば、(fork-thread(+y(*×z)))という表現を評価することによって、サンク(lambda()(+y(*×z)))を発動する制御のライトウエイト・スレッドが生成される。このサンクの評価環境は、fork-threadという表現の辞書的環境である。

【0069】スレッドは状態情報をその状態の一部として記録する(図4および図5参照)。スレッドは、遅延36、スケジュール38、評価40、吸収42、あるいは確定44のいずれかの状態をとる。遅延されたスレッドは、スレッドの値が明確に要求されない限り、ランされることはない。スケジュールされたスレッドは、いずれかのVPが知っているスレッドであるが、まだ配憶資源は割り当てられていない。評価を行っているスレッドはランし始めたスレッドである。スレッドは、そのサンクのアプリケーションが結果を出すまでこの状態に留まる。上配結果が出たときスレッドの状態が確定する。吸収されたスレッドは、評価中のスレッドを特別化したものであり、重要であるため、以下にさらに詳しく説明する。

30 【0070】状態情報および評価すべきコードに加えて、1つのスレッドはまた、(1) それが完了するのを待っている他のスレッドに対する参照情報と、(2) サンクの動的な、そして例外の環境と、スレッドの親、兄弟、ならびに子を含む系統情報とを含んでいる。

【0071】各スレッドも、流体(すなわち動的)結合および例外の扱いを実現するために用いる動的な、そして例外の環境を有している。系統情報は、デバッグとプロファイリングのツールとして有用であり、それによってアプリケーションはプロセス・ツリーの動的な展開をモニタすることが可能となる。

【0072】スレッドの実現においては、含語における他の基本オペレーションを変更する必要はない。スレッドの同期化意味規則は、例えばMultilispの"touch"や、Lindaのタブル空間や、CMLの"sync"によって利用できる同期化機能をより一般的な(低レペルではあっても)形にしたものである。

【0073】アプリケーションは状態を完全に制御し、その状態のもとで、プロックされたスレッドを復活させることができる。しかし、データフロー(すなわちフュ 50 ーチャー・タッチ)、非決定論的な選択、ならびに制約

にもとづく同期化または障壁同期化に対する明示的なシ ステム・サポートがある。

【0074】ユーザは、スレッド・コントローラ(T C) (スレッドのある状態において同期状態の遷移を実 現する) が定義する1組のプロシージャ (以下にリスト アップする)によってスレッドを操作する。TCは、レ ジスタの退避および復元という2つの基本オペレーショ ンを除いて、全体をスキームによって書くことが望まし い。スレッド・コントローラは記憶領域を割り当てな をトリガーしない。これらのオペレーションに加えて、 スレッドは、プリエンプションのため、コントローラに 入ることができる。スレッド・プロシージャを以下に示

[0075] (fork-thread expr v p) は、exprを評価するためにスレッドを生成し、 それをvp上でランするようにスケジュールする。

[0076] (dealy-thread expr) は、(スレッド値によって)要求されたときexprを 評価する遅延されたスレッドを生成する。

[0077] (thread-run thread vp)は、遅延された、プロックされた、あるいは保留 されたthreadをvpのレディー待ち行列に挿入す

[0078] (thread-wait threa d)は、このオペレーションを実行しているスレッド に、threadの状態が確定するまでプロックさせ

[0079] (thread-block threa d . blocker)は、threadにプロック 30 した同期スレッド抽象体に依存している。 することをリクエストする。 blockerは、スレッ ドがプロックするときの条件である。

* [0080] (thread-suspend thr ead . quantum) は、スレッドに実行の保 留をリクエストする。 quantum引数が与えられた 場合には、指定された期間が経過したときスレッドは再 開される。そうでない場合には、スレッドは、thre ad-runを用いて明示的に再開されるまで、無期限 に保留される。

20

[0081] (thread-terminate t hread . values) は、threadに対 い。従って、TCのコールはガーペッジ・コレクション 10 してvaluesをその結果として終了することをリク エストする。 (yield-processor) は、 現在のスレッドに、そのVPの制御をやめるようリクエ ストする。このスレッドは適切なレディー待ち行列に挿 入される。

> [0082] (current-thread) は、こ のオペレーションを実行しているスレッドを復帰する。

> [0083] (current-virtual-pr occssor)は、このオペレーションが、その上で 評価されている仮想プロセッサを復帰される。

【0084】ユーザがいかにスレッドをプログラムでき るかを説明するため、図6のプログラムについて考え る。このプログラムは、簡単な素数発見手段の実現を定 義したものである。この定義ではいかなる特定の並行バ ラダイムも参照していない。このような問題はそのop 引数によって抽象される。

【0085】この素数発見手段の実現は、ストリーム・ アクセスにおけるプロッキング・オペレーション(h d)、およびスレッドの最後に付加するアトミック・オ ペレーション(attach)を与える、ユーザが定義

【0086】非同期の振舞の程度が異なる、楽数発見手 段の種々の処理を定義できる。例えば、

(let ((filter-list (list)))

(sieve (lambda (thunk)

(set filter-list (cons (dela

y-thread (thunk))

(f 1 1 t

er-list)))))

では、フィルタがレイジーに生成される。フィルタは、 一度要求されると、反復的に入力ストリームから要素を 40 め、次のように書くことができる。 除去し、そして潜在的な素数を出力ストリーム上に発生 する。ラウンド・ロビン・スレッド配置規律を用いるV※

※P上でスケジュールした新しいフィルタを始動させるた

[0087]

(thread-run (car filer-list)

(mod (1 + (vm. vp-vector (vp. v

m (current-virtual-processor))))

n))

(vp. vm (current-virtual-pr occssor))という表現は、現在のVPを一部と する仮想マシンを定義している。仮想マシンのパプリッ ク・ステートは、その仮想プロセッサを収容するベクト 50 できる。

ルを含んでいる。

【0088】シープに対する上記コールを少し書き直す ことにより、よりレイジーな素数発見手段の実現を表現

22

[0089]

```
(let ((filter-list (list)))
    (sieve (lambdas (thunk)
             (set filter-list
                   (cons (create-thread
                          (begin
                             (map threa
d-run filter list)
                             (thunk)))
                        filter-list))
             (map thread-block filter
```

-list))

n))

この定義では、潜在的な楽数pに遭遇したフィルタは、 レイジーなスレッド・オブジェクトしを生成し、チェー ン内の他のすべてのフィルタにプロックすることをリク エストする。Lの値が要求されたときは、フィルタはチ ェーン内のすべての要素をアンロックし、そしてその入 カスレッドにおけるpのすべての倍数を取り除く。この*

*コールでは要求にもとづいて、シーブの拡張および入力 の消費を抑制する。

【0090】このシープは次のように、よりイーガーな パージョンに変えることもできる。

[0091]

(sieve (lambda (thunk)

(fork-thread-(thunk) (curre

nt-vp))

このアプリケーションを評価することによって、素数の すべての倍数を取り除くための新たなスレッドがスケジ ュールされる。このスレッドは、この操作を実行する仮 想プロセッサ上でスケジュールされる。このコールで は、素数が新たに見つかるごとに、評価するスレッドが 発生される。

【0092】スティングでは、スレッドのオペレーショ ンを通常のプロシージャとして扱い、スレッドのオペレ ーションで参照されるオブジェクトを、スキームのどれ か他のオブジェクトとして操作する。共通のストリーム によって結ばれた2つのフィルタが終了した場合、上記 ストリームが占有する配位領域は再利用することができ る。スティングは、スレッドのアクセスに対して先験的 な同期化プロトコルを課さない。アプリケーション・プ ログラムが、スレッドの調整を整える抽象体を構築する ようにしている。

【0093】フィルタによって生成されたスレッドは2 40 つの方法の中の1つによって終了される。 シーブに対す るトップレベルのコールは、それがこれらのスレッドに 対して明示的なハンドルを有するように、構成すること ができる。レイジーなシープを生成するために用いるフ ィルタ・リスト・データ構造はその一例である。次に、

(map thread-terminate fil ter list)

を評価して、シープ内のすべてのスレッドを終了させる ことができる。あるいは、アプリケーションはスレッド のグループを用いて、これらのスレッドを集合的に管理 50 提供する。従って、スレッドTが終了したとき、ユーザ

することができる。

【0094】 <スレッド・グループ>スティングは、関 連するスレッドの集まりに対する制御を獲得する手段と してスレッド・グループを与える。1つのスレッド・グ ループは、fork-thread-groupに対す るコールによって生成される。このオペレーションは、 新しいグループおよび新しいスレッドを生成し、新しい スレッドは新しいグループのルート・スレッドになる。 子スレッドは、新しいグループを明示的に生成しない限 り、同一のグループを、その親として共有する。1つの グループは1つの共有ヒープを含み、そのメンバーはす べてこのヒープをアクセスできる。スレッド・グループ が次のコールによって終了したき、

(thread-group-terminate g roup)

グループ内の生きているスレッドはすべて終了され、そ の共有ヒープはガーペッジ・コレクトされる。

【0095】 スレッド・グループはまた、そのメンバー に対して、それをすべてひとまとめにして適用できるデ パッグ・オペレーションおよびスレッド・オペレーショ ンも含んでいる。スレッド・グループは、デバッグおよ びモニタのためのオペレーション(例えば、与えられた グループ内のすべてのスレッドのリストアップ、すべて のグループのリストアップ、プロファイリング、系統の 報告など)と共に、通常のスレッドのオペレーション (例えば、終了、保留など) と同種のオペレーションを

はTのすべての子(終了されるべきTのグループの一部 として定義されている) に対して次のようにリクエスト できる。

[0096] (thread-group-termi nate (thread. group T))

スレッド・グループは、階層的メモリ・アーキテクチャ において、共有を制御するための重要なツールである。 グループのメンバーが共有するオプジェクトは、グルー プの共有ヒープ内に含まれているので、これらオブジェ ましく、それによってより良いローカリティが得られ る。スレッド・グループはまた、スケジューリングの場 として用いることもできる。例えば、スレッド・ポリシ ー・マネージャは、グループ内のすべてのスレッドがラ ンすることを許可されない限り、グループ内のスレッド はいずれもランできないというスケジューリング・ポリ シーを実現できよう。このスケジューリング方式は"ギ ャング・スケジューリング"プロトコルと同種のもので ある。スレッド・グループはデータのローカリティを改 善するために仮想トポロジーと共に用いることができ 20

【0097】〈実行コンテクストおよびスレッド制御プ ロック>スレッドが評価を開始したとき、実行コンテク ストがそれに対して割り当てられる。評価を行っている スレッドはいずれも、スレッド制御プロック(TCB) 32 (図5) としても知られる実行コンテクストと関連 している。TCBはコンティニュエーションを一般的に 表したものであり、それ自身のスタック31とローカル ・ヒープ33を含んでいる。 スタックとヒープはともに クタを用いてガーペッジ・コレクションされる。 記憶オ プジェクト以外に、TCBは関連するロックと、スレッ ドが最後にコンテクスト・スイッチを実行したとき残っ ている、生きたレジスタすべての値と、スレッドのサブ ステート(例えば、初期化、レディー、評価、プロッ ク、保留などの状態)と、スレッドが最後に実行された VPと、スレッドの優先順位と、タイム・クオンタムと を含んでいる。

【0098】スレッド・ステートおよびスレッド・サブ ステートの遷移図を図4に示す。TCBの状態は、評価 40 を行っているスレッド上で許可されたオペレーションを 反映している。評価中のスレッドTがTCB Trea を 有しているなら、Trcs のステート・フィールドは以下 の中のいずれか1つを示す。

【0099】初期化46: Trcs に関連するスタックと ヒーブが初期化されているが、どのコードもまだ実行さ れていない。

【0100】レディー48: Tは利用できるいかなるV P上でも実行できるが、いずれのVP上でも現在、まだ 実行されていない。

【0101】ラン50: TはあるVP上で現在実行され ている。

【0102】プロック52:Tは、あるスレッド上で、 またはある条件のもとで現在プロックされている。

【0103】保留54: Tは、基本的に無期限に保留さ れている。

【0104】終了56:Tは実行を終了し、残りの状態 を一掃している。

【0105】スレッドとは異なり、TCBはファースト クトはメモリ内で物理的に互いに近接していることが望 10 クラスの、ユーザに見えるオブジェクトではない。スレ ッド・コントローラとスレッド・ポリシー・マネージャ のみがそれらをアクセスできる。新しいスレッドがラン のレディー状態にあるとき、TCBはそれに割り当てら れる。スレッドが確定状態となったとき、スレッド・コ ントローラはそのTCBを、後に生成されるスレッドの ために、利用できる。TCBはユーザが維持するデータ 構造内に逃げ込むことはない。TCBはシステム・レベ ルのプロシージャによって排他的に操作される。

【0106】スティングの実現はスレッドに対する記憶 領域の割り当てを必要となるまで延期する。他のスレッ ド・パッケージでは、スレッドを生成する動作は、単に フォークされるべきスレッドに対する環境を設定するだ けでなく、記憶領域の割り当ておよび初期化も含んでい る。このアプローチでは2つの重要な点で効率の低下を 招く。第1に、グラニュラリティの細かい並列のもとで は、スレッド・コントローラは、実際にスレッドをラン させることより、それらを生成し、初期化することに、 より長い時間を消費する。第2に、スタックおよびプロ セス制御プロックはスレッドが生成されると直ちに割り 拘束でき、そしてヒープは生成スキャベンジング・コレ 30 当てられるので、スレッド間のコンテクスト・スイッチ はしばしば、キャッシュとページのローカリティの利点 を活用できない。さらに、TCBの割り当てが遅延され ない場合には、システムに必要な全メモリ容量は大幅に 増加することになる。

> 【0107】スティングのスレッド制御プロックは、仮 想プロセッサによって管理されるリサイクル可能な資源 である。TCBは、スレッドが評価を開始したときのみ スレッドに対して割り当てられる。この割り当てのスト ラテジーはデータのローカリティを改善するように設計 されている。TCBは、VP V上でランするべきスレ ッドTに対して4つの方法の中の1つによって割り当て ることができる。

【0108】1. 現在V上で実行中のスレッドが終了し た場合には、そのコンテクストは直ちに再割り当てのた めに利用できる。そのTCBは割り当てのための最も良 い候補である。なぜなら、このTCBは、そのVPに対 して最も高いローカリティを有しているからである。こ のVPに関連する物理的キャッシュおよびメモリは、最 も母近VP上でランしたスレッドの実行コンテクストを 50 含んでいる可能性が最も高い。

【0109】2. 現在実行しているスレッドが終了して いない場合には、Tに対するTCBは、V上に維持され ているTCBのLIFOプールから割り当てられる。こ こでも再び、上記実行コンテクストが、最も高いローカ リティを有するものとなっている。

【0110】3. Vのブールが空の場合には、新しいT CBが、これもL1FOの順序で構成されたグローバル プールから割り当てられる。ローカルVPプールはい。 ずれも、それが保持できるTCBの数のしきい値τを維 持している。プールがオーバーフローした場合には、そ 10 のVPは、ローカル・プール内のTCBの半分をグロー バル・プールに移動する。ローカル・プールがオーバー フローしていない場合には、 ェ/2 TCBがグローバル ・プールからVPのローカル・プールに移動される。グ ローパル・プールは2つの役割を果たす。すなわち、

(1) TCBの割り当ておよび再使用におけるプログラ ムの振舞の影響を最小化すること、および (2) すべて の仮想プロセッサに対するTCBの公正な分配を保証す ることである。

【0111】4. 最後に、TCBをグローバル・プール 20 あるいはローカル・ブールのいずれにおいても利用でき ない場合には、 τ/2 TCBの新しい組が動的に生成さ れ、Tに割り当てられる。新しいTCBは、グローバル ブールおよびVPのローカル・プールがともに空の場 合にのみ生成されるので、スティング・プログラムの評 価の際に実際に生成されるTCBの数は、すべてのVP によって集合的に決められる。

【0112】〈仮想プロセッサ〉仮想プロセッサ(拡張 して、仮想マシン)は、スティングではファーストクラ スのオブジェクトである。ファーストクラスというVP 30 の状態には、スティングを高レベルのスレッド・システ ムおよび他の非同期並列音師のいずれからも区別する取 要な意味がある。第1に、明示的にプロセスを特定の仮 担プロセッサにマッピングすることによって並列計算を 組織できる。例えば、VP V上で実行している他のス レッドQと密接に通信することが知られているスレッド Pは、トポロジー的にVに近いVP上で実行すべきであ*

(define (up-VP)

(let ((address (vp-address (current

ly-virtual-processor)))) (array-ref 3D-mesh (vector-ref

address (0))))

1. 適当な物理的プロセッサにマッピングされる仮想プ ロセッサの組を生成する。

【0116】2、仮想トポロジーにおけるアドレスを各 VPに関連づける。

【0117】3. 仮想トポロジーにおいて絶対アドレシ ングのために用いるデータ構造に仮想プロセッサを格納 し、その構造上に適切なアクセスルーチンを定義する。

*る。スティングでは、VPは直接的に示されるので、こ のような考慮を実現することができる。例えばシストリ ック・スタイルのプログラムは、現在のVP(例えば、 現在VP、左VP、右VP、上VPなど) から離れて自 己相対アドレシングを用いて表現することができる。こ のシステムは、多数の共通トポロジー(例えば、ハイバ ーキューブ、メッシュ、シストリック・アレーなど) に 対していくつかのデフォールト・アドレシング・モード を提供する。 さらに、VPは特定の物理的プロセッサに マッピングできるので、ファーストクラスのデータ値と して仮想プロセッサを操作できるという能力により、ス ティングのプログラムは、種々の特定のプロセッサ・ト ポロジーで定義される異なる並列アルゴリズムを極めて 柔軟に表現することができる。

【0113】図7のプログラムを参照して説明する。こ のプログラムは、物理的プロセッサの2次元メッシュ上 で多瓜化された仮想プロセッサの3次元メッシュを生成 するものである。このアレーは、物理的マシンの高さお よび幅と同じ高さおよび幅を有している。深さ方向の各 要素を同じ仮想プロセッサにマッピングすることによっ て、3次元アレーを2次元アレーに縮小する。従って、 生成された仮想プロセッサの数は、物理的プロセッサの 数と同じである。同じ深さのプロセッサにマッピングさ れたスレッドはすべて同じVP上で実行する。プロシー ジャget-pm-heightとget-pm-wi d t h は物理的マシン・インターフェースによって与え られる。仮想プロセッサの絶対アドレシングは、crc ate-3D-meshだけ戻したアレーへの単純なア レー参照である。

【0114】 create-vpプロシージャは、ge t-ppが戻した物理的プロセッサ上で走る新しいVP を生成する。トポロジーが生成されると、現在のVPか ら離れて自己相対アドレシング・プロシージャを構築す ることが可能である。例えば、トポロジーにおいて1デ イメンジョン上方に移動する上VPプロシージャを定義 することができる。

[0115]

を定義する。

【0119】 <スレッド・コントローラ>スレッド・コ ントローラは、仮想プロセッサによる、物理的プロセッ サやスレッドなど、他のシステム要素とのやり取りを扱 う。スレッド・コントローラの最も重要な機能は、スレ ッドの状態選移を扱うことである。スレッドが、その状 態遷移によって、現在その上でランしている仮想プロセ 【0118】4. 自己相対アドレシングのプロシージャ 50 ッサを生じた場合には、必ずスレッド・コントローラは

スレッド・ポリシー・マネージャをコールし、次にどの スレッドをランするべきかを決める。

【0120】スティングのスレッド・コントローラを実 現する場合、いくつかの興味深い問題が明らかになる。 中心的な状態遷移プロシージャは図9および図10に示 す。これらのプロシージャで見られるTCBでの操作 は、ユーザ・アプリケーションでは利用できない。スレ ッド・コントローラはスティングの中に書かれているの で、TCプロシージャに対するすべての同期コールは通 常のプロシージャ・コールとして扱われる。従って、現 10 在のスレッドでランしているプロシージャが用いる活性 レジスタは、コントローラへのエントリのとき、スレッ ドのTCB内に自動的に退避される。

[0121] プロシージャstart-context - s w i t c h (図8) は、その引数として、現在のス レッド(すなわち、TCに入ったスレッド)に対する望 ましい次の状態をとる。プリエンプションは最初にディ スエープルされる。次に、新しいスレッド(あるいはT CB) が、プロシージャtpm-get-next-t hreadによって復帰される。

【0122】ランできるスレッドが無い場合には、プロ シージャは偽(false)を戻す。この場合、現在の スレッドは再度ランされるか(レディー状態にあるとし て)、あるいはプロシージャtpm-vp-idle が、現在のVPを引数としてコールされる。プロシージ ヤtmp-vp-idleは種々の簿配操作を行うこと ができ、また、その物理的プロセッサに他のVPに切り 換えるようリクエストすることができる。

【0123】次のオプジェクトが現在のTCBである場 合、動作は一切行われず、現在のスレッドが直ちに再開 される。戻されたオプジェクトが他のTCBの場合に は、その状態がランに設定され、VPフィールドは現在 のVPに設定される。そして、現在のTCBは(その状 態がデッドの場合) TCBプール内でリサイクルされる か、またはそのレジスタが退避され、そして新しいTC Bの状態が、プロセッサ・レジスタに復元される。

【0124】戻されたオブジェクトが、実行コンテクス トを持たないスレッドの場合には、TCBがそれに対し て割り当てられる。このTCBは、next-stat enoフィールドがデッドの場合には現在のTCBとな 40 る。あるいはVPローカル・プールまたはグローバル・ プールから割り当てられるTCBとなる。スレッドは、 基本プロシージャstart-new-tcbを用いて 実行を開始する。このスレッドは、その実行コンテクス トとして新しいTCBを用い、プロシージャstart -new-thread (図10参照) を応用する。

[0125] finish-context-swit chのコード (図9) は、start-context - switchが復帰させたスレッドによって実行され

定するためにスイッチ・アウトされたスレッド (このプ ロシージャ内で以前にコールされている)が保持するロ ックを解放し、適切であるなら以前のものをレディー待 ち行列に組み入れ、プリエンプションタイムを再設定す る。新しいスレッドがVP上に設定された後でのみ以前 のものを待ち行列に組み入れることにより、コントロー ラは、状態避移を起させることと、スレッドをVPのレ ディー待ち行列に組み入れることとの間の競合状態を排 除する。プロシージャ tmp-enqueue-rea dy-thread&tmp-enqueue-sus pended-threadは、スレッド・ポリシー・

マネージャによって実現される。

28

[0126] start-new-threadのコー ドを図10に示す。サンクE、を有するスレッド・オブ ジェクトは、それに対してTCBが割り当てられると、 評価を開始でき、そしてデフォルト・エラー・ハンドラ ーおよび適当なクリンアップ・コードと関連するように なる。Ei から出るためのスロー (start-new - threadが設定するキャッチポイント) はスレッ 20 ド・スタックに適切に巻き戻させ、それによってスレッ ドが保持するロックなどの資源が適切に解放されるよう にする。E:の評価に続く退出のコードはスレッドのス タックとヒープをガーペッジ・コレクションし、E、が 生成した値をスレッド状態の一部として格納し、この値 を待っているスレッドをすべて目覚めさせ、状態遷移プ ロシージャに対するテイル・リカーシブ・コールに、ラ ンすべき新しいスレッドを選択させる。E、はダイナミ ック・ワインド・フォーム内に包まれているので、スレ ッドが異常終了した場合でも、スレッドの記憶領域がガ 30 一ペッジ・コレクションされることが保証される。

【0127】ガーペッジ・コレクションは、スレッドの ウエイターが起される前に行われなければならない。そ れは、スレッド(スレッドのサンクが復帰させたオプジ ェクトを含む)より長生きであって、ローカル・ヒープ を含んでいたオプジェクトは他の活性ヒープに移転させ る必要があるためである。これが行われないと、他のス レッドが、新たに終了したスレッドの配憶領域に対する 参照を得ることになるからである。確定したスレッドの 配憶領域は他のスレッドに割り当てられるので、これは 明らかにエラーとなる。

【0128】 <スレッド・ポリシー・マネージャ>各仮 想プロセッサはスレッド・ポリシー・マネージャを有し ている。スレッド・ポリシー・マネージャは、仮想プロ セッサ上でのスレッドのスケジューリングおよび移行に 関するすべてのポリシーの決定を行う。スレッド・コン トローラはスレッド・ポリシー・マネージャの依頼者で あり、ユーザのコードはそれをアクセスできない。スレ ッド・コントローラは、次のことに関連して決定を行う 必要がある場合には必ずスレッド・ポリシー・マネージ る。その目的は、新しいスレッドのVPフィールドを設50 ャをコールする。すなわち、スレッドの仮想プロセッサ

への初期マッピングと、現在のスレッドがなんらかの理由で仮想プロセッサを解放したとき、次に仮想プロセッサはどのスレッドをランさせるべきかということと、いつ、どのスレッドを仮想プロセッサに、あるいは仮想プロセッサから移転させるかということである。

【0129】すべての仮想プロセッサは同一のスレッド・コントローラを有しているが、各仮想プロセッサは異なるポリシー・マネージャを備えることができる。このことは、各プロセッサが、必要なスケジューリングがさまざまに異なるサブシステムを制御するというリアルタイム・アプリケーションにとって特に重要である。

【0130】スレッド・ポリシー・マネージャはスレッド・コントローラに対してよく定義されたインターフェースを提供する。スレッド・ポリシー・マネージャが決定を行うために用いるデータ構造は、スレッド・ポリシー・マネージャにとって完全にプライベートなものとなっている。それらは特定のスレッド・ポリシー・マネージャに対してローカルとしたり、あるいは種々のスレッド・ポリシー・マネージャが共有するようにでき、また、それらの組み合せとすることもできる。しかし、シンステムの他の部分は一切利用できない。従って、スレッド・ポリシー・マネージャは、異なる仮想マシンに対して異なる振舞を行うようにカスタマイズすることができる。その結果、ユーザは、ランさせるプログラムの種類に応じてポリシーの決定をカスタマイズすることができる。

【0131】VPはそれぞれ異なるスレッド・ボリシー・マネージャを備えることができるので、アプリケーションによって生成された異なるグループのスレッドは、異なるスケジューリング方式の対象とすることができる。仮想マシンあるいは仮想プロセッサは異なるスケジューリング・プロトコルあるいは異なるスケジューリング・ポリシーを扱うよう調整することができる。

【0132】スティングのスレッド・コントローラは、スレッドの状態遷移プロシージャを定義するが、先験的なスケジューリング・ポリシーあるいは先験的な負荷平衡・ポリシーは定義しない。これらのポリシーはアプリケーションに依存する場合がある。いくつかのデフォルト・ポリシーがスティングの全実行時間環境の一部として与えられるが、ユーザは自身のポリシーを自由に皆くことができる。事実、図3に示すように、各仮想プロセッサ16はそれ自身のスレッド・ポリシー・マネージャ(TPM)19を有している。従って、与えられた仮想マシン内の異なるVPは異なるポリシーを実現できる。TPM19はスレッドのスケジューリング、プロセッサノスレッドのマッピング、ならびにスレッドの移行を扱う。

【0133】アプリケーションを個別のスケジューリング・グループに分けられるということは、長寿型の並列(あるいは会話型)プログラムにとって重要である。 I 50

/Oに関連したプロシージャを実行するスレッドは、計算に関連したルーチンを実行するスレッドとは異なるスケジューリングを必要とする。リアルタイムの制約を持

ケジューリングを必要とする。リアルタイムの制約を持つアプリケーションは、単純なFIFOスケジューリング・ポリシーのみを必要とするものとは異なるスケジューリング・プロトコルを用いて実現されるべきである。

【0134】ツリー構造の並列プログラムは、LIFO にもとづくスケジューラを用いることによって、もっと も良好に動作しよう。マスタ/スレーブ・アルゴリズム あるいはワーカー・ファーム・アルゴリズムをランさせ るアプリケーションは、公正さのためにラウンド・ロビ ン・プリエンプション・スケジューラを用いることによ って、より良好に動作しよう。これらのアプリケーショ ンはすべて、大きいプログラム構造体あるいは大きいブ ログラム環境の構成要素であるから、これらのアプリケ ーションを異なるポリシー・マネージャによって評価す ることで得られる柔軟性は重要である。同一の仮想マシ ン上で評価するスレッドの集まりを独立に実行する、個 別のアプリケーションは存在し得る。さらに、各個別の スケジューラは、異なる性能特性を有し、そして異なる 形で実現されたスレッド・ポリシー・マネージャを有す ることができる。

【0135】本発明は、柔軟なフレームワークの提供を探究するものである。そしてこの柔軟なフレームワークは、スレッド・コントローラ自身に対する変更を行うことなく、ユーザに対して明らかに異なるスケジューリング方式を組み入れることができるものである。そのため、すべてのTPMは、その実現において制約は一切課されていないが、同一のインターフェースに従わなければならない。以下に示すインターフェースは、ランすべき新しいスレッドを選択し、評価中のスレッドを待ちれるい。以下に示すインターフェースは、ランすべき新しいスレッドを選択し、評価中のスレッドを持ちれる。これらのプロシージャはTCが排他的に用いるためのものである。一般に、ユーザ・アプリケーションは、スレッド・ポリシー・マネージャとスレッド・コントローラとのインターフェースを承知している必要はない。

【0136】(tpm-get-next-thread vp)は次にvp上でランすべきレディー状娘のスレッドを戻す。

【0137】 (tpm-enqueue-ready-thread vp obj) は、スレッドあるいはT CBのいずれかであろうobjをvpに関連するTPMのレディー待ち行列に挿入する。

【0138】 (tpm-priority priority) および (tmp-quantum quantum) は、それぞれの引数が有効な優先順位か、あるいは有効なクオンタムかを確認するガードプロシージャである。

0 [0139] (tpm-allocate-vp th

read) はthreadをvpに割り当てる。vpが 偽の場合には、threadはTPMによって確定され る仮想プロセッサに割り当てられる。

[0140] (tmp-vp-ldle vp) は、v p上に評価を行っているスレッドが無い場合、スレッド ・マネージャによってコールされる。このプロシージャ はスレッドを他の仮想プロセッサから移行させたり、簿 記を行ったり、他のVPに対するプロセッサ・スイッチ 自身を持つために物理的プロセッサをコールしたりする ことができる。

[0141] (tpm-enqueue-suspen d up-thread)は、vpの保留待ち行列上の threadを保留する。

【0142】 TPMは、評価中のスレッドに対するスケ ジューリングの順序を決定する以外に、負荷平衡の2つ の基本的決定を行う。(1)新しく生成されたスレッド を走らせるべきVPを選択する。(2)VP上のどのス レッドを移行できるかを決め、他のVPからどのスレッ ドを移行させるかを決める。

【0143】最初の決定は、初期の負荷平衡を扱うため 20 に重要である。第2の決定は、動的負荷平衡・プロトコ ルをサポートするために重要である。新しく評価中のス レッドの最初の配置の決定は、しばしば現在評価中のス レッドの移行を決めるために用いられる優先順位とは異 なる優先順位にもとづいて行われる。TPMインターフ ェースはこの区別を保存する。

【0144】スケジューリング・ポリシーはいくつかの **単要な事柄に従って分類できる。**

【0145】ローカリティ:このシステム内に単一のグ 身の待ち行列を持っているか?

状態:スレッドはそれらの現在の状態にもとづいて区別 されているか・例えば、あるアプリケーションは、すべ てのスレッドが、それらの現在の状態に関係無く単一の 待ち行列を占めるという実現法を選択するかもしれな い。あるいは、スレッドが評価中か、スケジュールされ たか、保留されているかなどにもとづいて、スレッドを 異なる待ち行列に分類することを選択するかもしれな

【0146】順序付け: 待ち行列は、FIFO、LIF 40 O、ラウンド・ロビン、優先順位、あるいはリアルタイ ムの構造体として(他のものの中で)実現されているか

直列化:アプリケーションはどのようなロッキング構造 を種々のポリシー・マネージャの待ち行列に課すか。

【0147】この分類でどの選択肢を選ぶかによって、 結果としての性能特性に差が生じる。例えば、評価中の スレッド (すなわち、TCBを有するスレッド) をスケ ジュールされたスレッドから区別するグラニュラリティ 構造体を適合させ、そしてスケジュールされたスレッド 50 トはファーストクラスのデータ・オブジェクトであり、

のみを移行させることができるという制約を課した場 合、評価中のスレッドの待ち行列をアクセスするのにロ ックは不要となる。この待ち行列は、それが生成された VPに対してローカルである。しかし、スケジュールさ れたスレッドを保持している待ち行列は、他のVP上の TPMによる移行のターゲットであるから、ロックされ なければならない。この種のスケジューリング方式は、 動的負荷平衡が問題ではない場合には、有用である。従 って、多数の長寿命の、非プロッキング・スレッド(継 統時間はほぼ同じ)が存在するときは、ほとんどのVP は、それら自身のローカル・レディー待ち行列上のスレ ッドの実行に、ほとんどの時間、ビジーとなる。従っ て、このようなアプリケーションにおけるこの待ち行列 上のロックを除去することは有益である。一方、継続時 間が変動するスレッドを発生するアプリケーションは、 スケジュールされたスレッドおよび評価中のスレッドの 両方の移行が可能なTPMと共に用いたとき、ラン可能 なレディー待ち行列をロックすることに伴ってコストが かかるが、より高いパフォーマンスを示す。

32

【0148】スレッド・ポリシー・マネージャが新しい スレッドを実行する必要があるときは常に、グローパル **待ち行列はスレッド・ボリシー・マネージャ間の競合を** 意味する。しかし、このような仕組にすると、多くの並 列アルゴリズムの実現において有用である。例えば、マ スタ/スレーブ(あるいはワーカー・ファーム)プログ ラムでは、マスタに最初にスレッドのブールを生成す る。これらのスレッドは、それら自身はいかなる新しい スレッドも生まない、長寿命の構造体である。これらは 一度VP上でランすれば、滅多にプロックすることはな ローバル待ち行列があるか、あるいは各TPMはそれ自 30 い。従って、このようなスレッドを実行しているTPM は、ローカル・スレッド待ち行列を維持することのオー パーヘッドをサポートする必要はない。しかし、ローカ ル待ち行列は、プロセスの構造がツリーあるいはグラフ の形をとる結果、並列プログラムの実現においては有用 である。これらの待ち行列は、仮想プロセッサの組にお いて公正にスレッドをロード・パランスするために、こ のようなアプリケーションで用いることができる。

> 【0149】 〈メッセージ伝達抽象体〉メッセージ伝達 は分離メモリ・アーキテクチャにおいて効率の良い通信 メカニズムでなければならない。特に、グラニュラリテ ィの粗い並列アプリケーション、あるいは既知の通信パ ターンを有する並列アプリケーションに対してそうであ る。ポートは、分離メモリ・アーキテクチャ上で共有メ モリを実現することのオーバーヘッドを最小限のものと するためにスティング内に設けられたデータ抽象体であ る。ファーストクラスのプロシージャおよびポートは、 このコンテクストにおいて共同作業を示す。

【0150】スティングは、メッセージ伝達抽象体を共 有メモリ環境において統合することを可能とする。ボー

他のスレッドから送られるメッセージに対するレセプタクルとして働く。スティングは共有仮想メモリ・モデルを用いるので、いかなる複合データ構造(閉包を含む)でもポートを通じてやり取りできる。この柔軟性のため、スティングのアプリケーションはユーザ・レベルのメッセージ伝達プロトコルを明瞭な形で実現でき、そして単一化した環境において共有メモリとメッセージ伝達の最も優れた長所を結合することが可能となる。

【0151】ポートはファーストクラスのデータ構造である。ポートに対しては2つの基本的オペレーションがある。

【0152】1. (put obj port)は、objをportにコピーする。この操作は送り手と非同期である。

【0153】2. (get port)は、port内の最初のメッセージを除去し、portが空の場合にはプロックする。

【0154】ポートPから読み出したオプジェクトは、 プロシージャ (Pに掛き込まれたオプジェクトのコピーである。このコ へ送出される。 と一は浅いコピーである。すなわち、オプジェクトの最 20 されているなら、上位の構造体のみがコピーされており、下位の構造体は*

*共有されている。これらのボートは、共有メモリが不十分な場合に用いるよう設計されているので、意味規則をコピーすることで設計されている。putの標準パージョンはシャローコピーを行うが、ディープコピーを行うパージョンもある。そのパージョンは、最上位のオブジェクトをコピーするだけでなく、下位の構造体もすべてコピーする。

34

【0155】例えば、浅いコピーを用いてメッセージ内の閉包を送る場合、閉包のコピーを構築する。しかし、 10 閉包が定義する環境内で束ねられたオブジェクトへの参照は保存する。使用するコピー・メカニズムの選択は、明らかに背後の物理的アーキテクチャとアプリケーションの分野の影響を受ける。スティング実現が存在する特定の物理的サブストレートに適合させることのできる一連のメッセージ伝達実現が存在する。

【0156】従って、つぎの表現の評価により、

(put (lambda () E) port) プロシージャ (lambda () E) の閉包がport へ送出される。port上でレシーパが次のように定義 されているなら、

送出されたプロシージャはこのレシーパの仮想プロセッサ上で評価される。レシーパは、メッセージを評価するために新しいスレッドを生成することによって、古いリクエストの処理と並行して新しいリクエストを受け入れることができる。

【0157】このスタイルの通信は"アクティブ・メッ セージ"と呼ばれている。それは、メッセージを受け取 ったとき行うべき動作が、基本のシステムの一部として コード化されておらず、メッセージそれ自身によって決 められているからである。仮想プロセッサとスレッドの インターフェースは、メッセージ通信をサポートするた めにいかなる変更も必要としないので、このようなモデ ルによって極めて大きい柔軟性と単純性が得られる。ス ティングの設計における2つのことが、この機能の実現 にとって重要である。(1)オブジェクトが共有仮想メ 40 モリに存在するため、すべてのオブジェクト (他のオブ ジェクトに対するレファランスを有しているオブジェク ト、例えば閉包を含む) は仮想プロセッサ間で自由に送 信できる。(2)ファーストクラスのプロシージャは、 ユーザが定義する複雑なメッセージ・ハンドラーの機築 を可能とする。これらのハンドラーはいずれかの仮想ブ ロセッサ上の分離したスレッド内で実行できる。分離メ モリ・マシンでは、オブジェクトは分散共有仮想メモリ に存在することになろう。説明のため、上述の例で、E

ベースが存在するプロセッサ上でレシーパが例示されたとすると、このような問い合わせは、データベース自身の、コストのかかる移行を伴わない。問い合わせは、データベースが存在するプロセッサに直接コピーされるので、通信のコストが低減される。データベースそれ自身は問い合わせを実行するプロセッサに移行する必要がない。より伝統的なRPCスタイルの通信ではなくデータにプロシージャを送るという能力により、いくつかの点で承要なパフォーマンスおよび表現性の向上が得られる可能性がある。

【0158】ファーストクラスのプロシージャおよびライトウエイトのスレッドは、アクティブ・メッセージにおいて、魅力的な高レベルの通信抽象体を伝達する。これらの抽象体を利用せずにアクティブ・メッセージをサポートするシステムでは、この機能は典型的には低レベル・サポート・プロトコルによって実現される。ファーストクラスのプロシージャはアクティブ・メッセージを平凡に実現することを可能とする。アクティブ・メッセージはポートに送られるプロシージャである。ファーストクラスのポートは分散計算環境においても明確で重要な効用を有し、そして従来のPRCより簡単で、かつ清潔なプログラミング・モデルの実現を可能とする。

モリ・マシンでは、オブジェクトは分散共有仮想メモリ 【0159】<メモリ管理>スティングは共有仮想メモ に存在することになろう。説明のため、上述の例で、E リ・モデルを用いる。分散メモリ・プラットフォーム上 をデータベースの複雑な間い合わせとする。このデータ 50 ではスティングは分散共有仮想メモリ・サブストレート

上で構築されなければならない。従って、参照の意味 は、参照がどこで発生されているか、あるいはオブジェ クトが物理的にどこにあるか、には依存しない。

【0160】 <記憶機構>スティングでは各TCB32 に関連して3つの記憶領域がある(図5)。第1はスタ ック31であり、スレッドによって生成されたオプジェ クトの割り当てに用いられる。このスレッドの寿命は、 それを生成したものの動的な範囲を越えない。より正確 には、スタック上に割り当てられたオブジェクトは、現 在の(あるいは前の)スタック・フレームに割り当てら 10 ヒープをガーベッジ・コレクションする。従って、他の れた他のオプジェクト、あるいはヒープに割り当てられ た他のオプジェクトしか参照できない。スタックが割り 当てられたオプジェクトはヒープ内のオプジェクトを参 照することができる。なぜなら、そのスタックに関連す るスレッドは、ヒープ33がガーペッジ・コレクション される間、保留となるからである。スタックに含まれて いる参照情報は、ガーベッジ・コレクタによってトレー スしたとされるルートの一部である。

【0161】 スレッドにとってプライベートなヒープ、 すなわちローカル・ヒープ33は、割り当てられた非共 20 有オプジェクトに対して用いられる。このオプジェクト は、その寿命が、オブジェクトを生成したプロシージャ の寿命を越える可能性がある。越える可能性があるとし たのは、スキームやMLなどのプログラミング首語では コンパイラがオブジェクトの労命を常に決めることがで きるとは限らないからである。さらに、未知のプロシー ジャに対するコールが可能な言語においては、オブジェ クトの寿命が決められない場合もある。プライベート・ ヒープに含まれている参照情報は同じプライベート・ヒ ープ内の他のオブジェクト、あるいは共有ヒーブ、すな 30 わちグローパル・ヒープ35を示すことができるが、ス タック31内のオブジェクトを示すことはできない。こ のスタック内の参照情報はプライベート・ヒープ内のオ プジェクトを示すことができるが、共有ヒープ内の参照 情報はこれらのオブジェクトを示せない。プライベート ・ヒープに割り当てられたデータは、単一の、制御のス レッドによって排他的に用いられるので、プライベート ・ヒープによってより高いローカリティが実現する。複 数のスレッド間にさしはさまれた割り当てがないという ことは、ヒープ内で互いに接近したオプジェクトは、論 40 理的に互いに関連している可能性が高いことを意味す る。

【0162】他のスレッドは、スレッドのスタックある いはローカル・ヒープ内に含まれているオブジェクトを アクセスできない。従って、スレッドのスタックおよび ローカル・ヒープは共に、同期化あるいはメモリのコヒ ーレンシーを考慮することなく、プロセッサ上のローカ ル・メモリにおいて実現することができる。スレッドの ローカル・ヒープは実際には、世代的に組織した一連の ヒープである。配憶領域の割り当ては常に、他の世代的 50 よれば、ファイン・グレインド並列プログラムを実現す

コレクタと同様に、最も若い世代において行われる。オ ブジェクトは、年齢が高くなるにつれて、古い世代に移 動される。ローカル・ヒープのガーベッジ・コレクショ ンはすべてスレッドそれ自身によって行われる。ガーベ ッジ・コレクションをサポートするほとんどのスレッド システムでは、システム内のスレッドはすべて、ガー ベッジ・コレクションの間は保留されなければならな い。それに対して、スティングのスレッドは、他のスレ ッドと独立して、そして非同期的にそれらのローカル・ スレッドは、特定のスレッドがそのローカル・ヒープを コレクションしている間、計算を続けることができる。 その結果、より優れた負荷平衡と高いスループットが得 られる。このガーペッジ・コレクションのストラテジィ の第2の長所は、ローカル・ヒープのガーベッジ・コレ クションにかかるコストが、システム内のすべてのスレ

.36

【0163】スティングは、関連するスレッドの集まり を制御するための手段として"スレッド・グループ"を 与える。子のスレッドは、それが新しいグループの一部 として生成されたのでない限り、その親と同一のグルー プに属する。スレッド・グループは、デバッグおよびモ ニタのためのオペレーション(例えば、与えられたグル ープ内のすべてのスレッドのリストアップ、すべてのグ ループのリストアップ、プロファイリング、系統の報告 など)と共に、通常のスレッドのオペレーション(例え ば、終了、保留など)を与える。さらに、スレッド・グ ループはまた、そのメンバーがすべてアクセスできる "共有ヒープ"を含んでいる。

ッドに課されるのではなく、配憶領域を割り当てるスレ

ッドにのみ課されるという点にある。

【0164】スレッド・グループの共有ヒーブ、すなわ ちグローバル・ヒープ35は、スレッド・グループが生 成されたとき割り当てられる。ローカル・ヒーブのよう な共有ヒーブは実際には、世代的に組織された一連のヒ ープである。共有ヒープ内の参照情報は共有ヒープ内の オプジェクトしか示せない。これは、共有オプジェクト から参照されるオプジェクトはすべて共有オブジェクト であり、従って、共有ヒープ内に存在しなければならな いからである。この共有ヒープに対する制約は、(a) 共有ヒープ内にあるか、あるいは(b) ローカル・ヒー プ内に割り当てられていて、共有ヒープ内にガーベッジ コレクションされているオブジェクトを、共有ヒープ に配憶された参照情報が指示することを保証することに よって、実施される。すなわち、参照されたオブジェク トから到達可能なオプジェクトのグラフは、共有ヒープ 内にコピー、または配置されなければならない。このメ モリ・モデルのオーパーヘッドは、ローカル・ヒープ上 に割り当てられたオブジェクトに対する参照情報がどれ くらい頻繁にエスケープするかによって決まる。経験に

る場合、ローカル・ヒーブに割り当てられたオブジェクトはほとんど、関連するスレッドに対してローカルであり続け、共有されない。スレッド間で頻繁に共有されるオブジェクトは、言語抽象体あるいはコンパイル時の分析によって容易に検出される。

【0165】要約すると、あるスレッドに関連するスレッド領域間の参照規律は次のようになる。すなわち、

(1) スタック内の参照情報は、その現在のあるいは以前のスタック・フレーム、またはローカル・ヒーブ、または共有ヒープ内のオブジェクトを示し、(2) ローカ 10 ル・ヒープ内の参照情報は、そのヒープ上のオブジェクトあるいはなんらかの共有ヒープに割り当てられたオブジェクトを示し、そして(3) 共有ヒープ内の参照情報は、その共有ヒーブ(あるいは、他のなんらかの共有ヒープ) に割り当てられたオブジェクトを示す。

【0166】ローカル・ヒーブのように、グローバル・ヒーブは世代的に組織されているが、グローバル・ヒーブのガーベッジ・コレクションは、ローカル・ヒーブに対するものより複雑である。それは、多数の異なるスレッドが、グローバル・ヒーブ内のオブジェクトを同時に 20アクセスする場合があるからである。なお、その結果、グローバル・ヒーブの割り当てにはヒーブのロックが必要である。

【0167】グローバル・ヒーブをガーベッジ・コレクションするために、関連するスレッド・グループ内のすべてのスレッド(そして、その下位のもの)は保留される。それは、これらのスレッドはすべてグローバル・ヒープ内のデータをアクセスできるからである。しかし、システム内の他のスレッド、すなわち、ガーベッジ・コレクションされるヒーブに関連するグループ内にないものは、ガーベッジ・コレクションと無関係に実行を継続する。

【0168】各グローバル・ヒープは、それに関連し、そこに到来する参照情報を有している。これらの組は、領域境界を横断する参照情報の記憶に対するチェックによって、維持される。グローバル・ヒーブに関連するスレッドが保留された後、ガーベッジ・コレクタは到来参照情報の組をガーベッジ・コレクションのためのルートとして用いる。到来参照情報の組から到達できるオブジェクトはすべて新しいヒーブにコピーされる。ガーベッ 40 ジ・コレクションが終了すると、グローバル・ヒーブに関連したスレッドは再開される。

【0169】 <抽象物理的マシンおよび抽象物理的プロセッサ>このオペレーティング・システムの最も低レベルの抽象体は、抽象物理的マシン(APM)と呼ばれるマイクロ・カーネルである。

【0170】APMはスティング・ソフトウエア・アー キテクチャにおいて3つの重要な役割を果たす。

【0171】1. 複数の仮想マシンをサポートする安全で効率的な基礎を提供する。

り なの他のすべて

【0172】2. システム内の他のすべての要素を、ハードウエアに依存する特徴および特異性から分離する。 【0173】3. システムの物理的ハードウエアに対するアクセスを制御する。

【0174】APMはルート仮想マシンと呼ばれる特別 の仮想マシン内で実現される。このマシンは、仮想アド レス空間、仮想プロセッサ、ならびにスレッドを含む、 他のいずれの仮想マシンでも利用できる機能に対するア クセス手段を有している。さらに、ルート仮想マシン は、抽象物理的プロセッサ、デバイス・ドライバ、なら びに仮想メモリ・マネージャに対するアクセス手段を有 している。抽象物理的マシンは仮想マシンによって構成 されており、その結果、いくつかの重要な表現性が得ら れる。ヘビーウエイトのスレッドは一切無い。すべての スレッドはライトウエイトである。システム・コールを **実現するカーネル・スレッドあるいはスタックは無い。** すべてのシステム・コールは、システム・コールを作成 するスレッドの実行コンテクストを用いて扱われる。こ のことは、スキームが安全な言語であり(すなわち、ダ ングリング・ポインタ、アドレスとデータ間の自由強制 などは不可能である)、そしてAPMの部分はシステム 内のすべての仮想マシンにマッピングされているため、 可能となっている。ユーザのスレッドが利用できる非同 期のプログラミング構築体は、APM内のスレッドも利 用できる。APMに関連したスレッドは、仮想マシン内 の他のすべてのスレッドと同様に制御することができ る。カーネル操作の実行をブロックするスレッドは、そ のことを、それらスレッドの仮想プロセッサに通知す る。それによってVPは他のなんらかのスレッドを自由 に実行できる。これはスレッド間の通信および I/Oの 両方の場合に行われる。スティングは、例えば、スケジ ューラの起動、あるいはPsycheの仮想プロセッサ 抽象体と同じ能力を提供するように、非プロッキング・ カーネル・コールを処理する。

【0175】仮想マシンはAPMによって生成され、そして破壊される。新しい仮想マシンの生成には以下のことが供う。

【0176】1. 新しい仮想アドレス空間を生成する。

【0177】2. このアドレス空間にAPMカーネルをマッピングする。

【0178】3. この仮想マッピング内にルート仮想プロセッサを生成する。

【0179】4. このマッピングに抽象物理的プロセッサを割り当てる。

【0180】5. 抽象物理的プロセッサ上でランさせるために上記ルート仮想プロセッサをスケジュールする。

【0181】仮想マシンの破壊には、そのマシン上でランしているすべてのスレッドを終了させるための信号を 発生し、マシン内で実行しているスレッドがオープンし 50 たデバイスをすべてクローズし、そして最後に、このマ シンに関連する仮想アドレス空間の割り当てを解除する ことが伴う。

【0182】各プロセッサ抽象体12は仮想プロセッサ ・コントローラ (VPC) 13と仮想プロセッサ・ポリ シー・マネージャ(VPPM)15から成る。VPコン トローラとVPポリシー・マネージャとの関係は、スレ ッド・コントローラとスレッド・ポリシー・マネージャ との関係と同種である、すなわちVPコントローラはV Pポリシー・マネージャの依頼者である。VPコントロ ーラがポリシーの決定を行うことが必要となった場合に 10 は必ず、VPコントローラはその決定を行うためにVP ポリシー・マネージャをコールする。

【0183】物理的プロセッサはすべて同一のVPコン トローラをランさせるが、それらは異なるVPボリシー ・マネージャをランさせることができる。その結果、マ ルチプロセッサ・システムはシステムによる各物理的プ ロセッサの利用をカスタマイズすることが可能となる。 また、システムは各物理的プロセッサ上で同じVPポリ シー・マネージャをランさせることも可能である。

想プロセッサをスケジュールしようとする場合、仮想マ シンはその物理的プロセッサ上の仮想プロセッサ・コン トローラをコールする。同様に、仮想マシンが、抽象物 理的プロセッサから仮想プロセッサを除去しようとする 場合には、仮想マシンはその物理的プロセッサ上の仮想 プロセッサ・コントローラをコールする。各VPコント ローラは、仮想プロセッサの状態変化を含め、その物理 的プロセッサにマッピングされた仮想プロセッサを管理

セッサ上の仮想プロセッサのスケジューリングおよび移 行に係わるすべてのポリシーの決定を行う。この決定に は3つのタイプがある。第1に、VPポリシー・マネー ジャはVPからPPへのマッピングを決める。このマッ ピングは2つの異なるタイミングで行われる。 すなわ ち、VPが最初にランされたときと、プロックされてい たVPが再びランされたときである。第2に、ポリシー ・マネージャは、PP上のVPをランさせる順番と期間 を決定する。最後に、VPポリシー・マネージャは、い 行)させるべきかを決める。

【0186】これらの3つの決定によって、VPポリシ ー・マネージャはマシン上のワーク・ロードのバランス をとることができ、そして仮想マシンに関する物理的マ シンの公正さに係わる性質を決めることができる。ま た、物理的プロセッサが故障したとき、故障許容VMの VPをどこに移動させるかを決めることができる。

【0187】スレッド・ポリシー・マネージャのように VPはVPコントローラに対して良く定義されたインタ **ーフェースを提供する。VPポリシー・マネージャがそ 50 断し、そしてハンドラーのコンティニュエーションおよ**

の決定を行うために用いるデータ構造はVPポリシー・ マネージャに対して完全にプライベートである。これら のデータ構造は特定のVPボリシー・マネージャに対し **てローカルとできるか、またはVPポリシー・マネージ** ャの種々の場合において共有できるか、またはそれらの

組み合せとできる。しかし、システムの他の要素はそれ らに対するアクセス手段を持たない。VPポリシー・マ ネージャは、スティングの異なる場合に対して異なる振 舞をするようにカスタマイズすることができる。この機 能により、スティングを、リアルタイム・システムや、

40

会話型システムや、多量の計算を行うシステムなど、さ まざまなオペレーテイング・システム環境に対して、カ スタマイズすることが可能となる。

【0188】最後に、スレッド・ポリシー・マネージャ はスレッド間の負荷平衡および公正さに係わっている が、仮想プロセッサ・ポリシー・マネージャは、仮想マ シン川および仮想プロセッサ間の負荷平衡および公正さ に係わっている。

【0189】APM内の各物理的プロセッサは、仮想プ 【0184】仮想マシンが抽象物理的プロセッサ上の仮 20 ロセッサ・コントローラ (VPC) と仮想プロセッサ・ ポリシー・マネージャ (VPPM) を含んでいる。この 点で、物理的プロセッサは構造的に仮想プロセッサと同 ーである。VPCは仮想プロセッサ上の状態変化に影響 を与える。スレッドのように、仮想プロセッサはラン、 レデイー、プロック、あるいは終了のいずれかの状態を とり得る。ラン状態のVPは物理的プロセッサ上で現在 実行されている。レディー状態のVPはランすることが 可能であるが、現在はランしていない。プロック状態の VPは、なんらかの外部イベント(例えばI/O)を待 【0185】VPポリシー・マネージャは、物理的プロ 30 っているスレッドを実行している。VPPMは物理的プ ロセッサ上のVPのスケジューリングを行う。そのスケ ジューリング・ポリシーはTPMが用いるものと同様で ある。VPPMは良く定義されたインターフェースをV Pコントローラに対して提供する。異なるスティングの システムは異なるVPボリシー・マネージャを備えるこ とができる。

【0190】 <例外の扱い>同期した例外および割込は スティングでは一様に扱われる。すべての例外には、例 外を扱うための1組の動作を実行するハンドラーが関連 つ $oldsymbol{\mathsf{VP}}$ をあるプロセッサから他のプロセッサに移動(移 $oldsymbol{\mathsf{40}}$ している。ハンドラーはスレッド内で実行するプロシー ジャである。プロセッサP上で生じた例外は、Pの現在 のスレッドのコンテクストを用いて実行する。スティン グのマイクロ・カーネル内には特別の例外スタックは無 い。プロセッサP上である例外(例えば、無効命令、メ モリ保護破壊など)が生じた場合、Pの現在のコンティ ニュエーション(すなわち、プログラム・カウンタ、ヒ ープ・フロンティア、スタックなど) がまず退避され る。次に例外ディスパッチャーは例外のターゲットを見 つけるため、スレッドがランしている場合にはそれを中

び引数をターゲット・スレッドのスタック上にブッシュ する。次に、ディスパッチャーは(a) 現在のスレッド を、単純にそれに復帰させることによって再開させる か、(b)ターゲット・スレッドを再朗させるか、ある いは(c)このプロセッサ上の他のいずれかのスレッド を再開させるためにスレッド・コントローラをコールす るか、いずれかを選択する。ターゲット・スレッドが再 関された場合には、そのスレッドはそのスタックの最も 上のコンティニュエーションを実行する。これは例外ハ ンドラーのコンティニュエーションである。

【0191】スティングにおけるこの例外処理手段はい くつかの点で優れている。

【0192】1. この例外処理手段はプロシージャであ るため、単にそれをコールするだけで例外を扱える。

【0193】2. 例外は、実行コンテクストを受け取る スレッドの実行コンテクストにおいて扱われる。

【0194】3. 例外は現在のスレッドのコンテクスト においてディスパッチされる.

【0195】4. 一度ディスパッチされた例外はターゲ ット・スレッドの現在のコンティニュエーションとな 20 り、そしてスレッドが再開されたとき自動的に実行され

【0196】5. 例外はターゲット・スレッドが再開さ れたときのみ扱われる。

*【0197】6. 例外を扱うコードはスキームによっれ 掛かれ、そしてそのコードはコンティニュエーションと プロシージャを操作して所望の効果を達成する。

42

【0198】ファーストクラスのプロシージャとスレッ ド、明白なコンティニュエーション、動的な記憶領域の 割り当て、ならびに均一なアドレシング・メカニズムは すべてスティングの設計の中心的な特徴であり、その結 果、スティングはこの例外のモデルを与えることが可能 となっている。

10 【0199】同期した例外のターゲット・スレッドは常 に現在のスレッドである。非同期の例外、すなわち割り 込みはわずかに異なる形で扱われる。割り込みはどのス レッド(現在実行中のスレッドではない)でも制御でき るので、このような例外を扱うためには、ハンドラー は、例外を直接処理するか、すなわち現在ランしている スレッドを中断して例外を扱うか、あるいは新しいハン ドラーを生成する必要がある。割込ハンドラーもスキー ムのプロシージャであるため、ハンドラーを実行するた めにスレッドを確立するか、あるいは現在のスレッドを 用いる場合、単に適当なスレッドの現在のコンティニュ エーションを、ハンドラーをコールするように設定すれ ばよい。スティングの例外ディスパッチャーのための疑 似コードを以下に示す。

[0200]

1: (define (exception-dispatchertype. args) 2: (save-current-continuation) 3: (let ((target handler (get-target &handler type args))) (cond (leq?target (current-thread)) 5: (apply handler args)) 6: (clse 7: (signal target handler a rgs) 8: (case ((exception-priorit y type)) 9: ((continue) (return)) 10: ((immediate) (switch-to -thread target)) 11: ((reschedule) (yield-pr ocessor)))))))

ライン2では、現在のコンティニュエーションが現在の スレッドのスタックに逃避される。このコンティニュエ ーションは、エスケープできず、そして一度だけコール されるので、上記スタックに上記コンティニュエーショ ンを退避できる。ライン3では、ディスパッチャーが、 例外の対象となるスレッドと、例外のタイプに対するハ ンドラーとを見つける。ライン4では、例外のターゲッ トが現在のスレッドであるかどうかがチェックされ、そ50 ン7)。スレッドに信号を送ることはスレッドを中断

うなら、例外コンティニュエーションはプッシュされな い(ライン5)。ディスパッチャーはハンドラーをむし ろ単純にその引数に適用する。ディスパッチャーはすで に例外ターゲット (すなわち現在のスレッド) のコンテ クストで走っているので、このことが有効である。例外 のターゲットが現在のスレッドでない場合には、ディス パッチャーは例外をターゲット・スレッドに送る(ライ

し、信号ハンドラーとその引数とを含むコンティニュエーションをスレッドのスタックにプッシュすること、そして信号ハンドラーが実行されるようにするスレッドを再開させることと等価である。ターゲット・スレッドに信号を送った後、ハンドラーはプロセッサ上で次にどのスレッドを走らせるかを決める(ライン8)。 走らせるのはそれ自身の場合もあり(ライン9)、あるいはターゲット・スレッド(ライン10)か、または最も優先頃位の高いスレッドの場合もある(ライン11)。

【0201】スティングの例外ハンドリング機能と他の 10 オペレーティング・システムにおけるものとは、もう1 つ重要な点で異なっている。例外を扱うスレッドは、シ ステム内のユーザ・レベルのスレッドと違わないので (例えば、それらは自身のスタックとヒープを持ってい る)、また、例外ハンドラーは通常のファーストクラス のプロシージャであるため、ハンドラーは記憶領域を自 由に割り当てることができる。ハンドラーによって生成 されたデータは、他のデータが復元されるのと同じ方法 で、ガーペッジ・コレクタによってリクレームされよ う。例外ハンドリングのメカニズムと、より高レベルの 20 スティングの抽象体との間の均一性のため、デパイス・ ドライバを実現したとき、高い表現性および高い効率が 得られる。このことは、上記均一性が無い堪合には、並 列言語あるいは並列オペレーティング・システムにおい て実現しない。

【0202】ファーストクラスのプロシージャとスレッド、明白なコンティニュエーション、動的な配憶領域の割り当て、ならびに均一なアドレシング・メカニズムがすべてスティングの設計の特徴であるため、スティングはこの例外のモデルを与えることができる。

【0203】〈並行バラダイム〉以上、ソフトウエア・アーキテクチャについて詳しく説明したが、以下においてはいくつかの広範は並行バラダイムについて説明し、本発明のソフトウエア・アーキテクチャによってそれを実現する。

【0204】結果としての並行プログラムでは、並行して実行する各プロセスは、複合データ構造(例えば、アレーあるいはリスト)の値に影響を与える。または各プロセスは複合プロセスのグラフのメンパーである。プロセスの通信はこの結果の構造体またはグラフによる。そのこのntrlbutlngプログラムがまだ評価中である結果の要素にアクセスを試みる表現は、プログラムが完了するまでプロックする。フューチャーは、結果としての並行アルゴリズムを実施するのに非常に適したオペレーションの良い例である。MultillspあるいはMul-Tの表現によって生成されたオブジェクト(フューチャーE)は、計算Eのためのスレッドを生成する。そしてリターンされたオブジェクトはフューチャーとして知られている。結果としてマを生じてEが終了したとき、フューチャーが確定したと言う。フューチ50

ャーにタッチする表現は、Eがまだ計算されている場合にはブロックし、他方、フューチャーが確立した場合にはvを与える。

44

【0205】図11に示す素朴なソーティング・プログラムでは、フューチャーの各例は新しいスレッドの生成を伴う。この振舞は望ましいものではない。それは、プロセス・ツリーのレベル1で計算を行うフューチャーはレベル1+1などにおいてその子に対して明らかなデータ依存性を有しているといった理由による。このプログラムにおいてデータ依存性があった場合、プロセッサおよび配憶装置の利用度が低下する結果となる。これは、生成されたライトウエイトのプロセスの多くが、まだ未評価のフューチャーのものとして他の値をリクエストするときプロックする必要があるか、または、例えば、小さい素数を計算するプロセスの場合、それらを生成するために必要なコストに比べ、少量の計算を行うためである。

【0206】スレッドの動的な状態は大きいオブジェクト (例えば、スタックおよびヒーブ) から成るので、プロセスのプロッキングが頻繁に生じる場合、あるいはプロセスにグラニュラリティが小さすぎる場合、キャッシュおよびページのローカリティについては妥協する。

【0207】タッチおよびフューチャーの意味規則は、他のフューチャーGにタッチするフューチャーFは、Gがまだ確定していない場合、Gでプロックしなければならないということを命合する。T・およびT・をそれぞれ下およびGのスレッド表現とする。Gでのタッチ・オペレーションのランタイム・ダイナミックスは、TBが(a)遅延またはスケジュールされたとき、(b)評価しているとき、(c)または確定したときのいずれかの場合、T・に対するアクセスを伴う場合がある。最後のケースでは、これらのスレッド間で同期化は不要である。ケース(b)の場合、T・はT・が完了するまでプロックする必要がある。ケース(a)の場合、スティングでは重要な最適化を行う。これについては以下に説明

【0208】 TFは、TG内に閉じ込められた閉包(Eと呼ぶ)を、コンテクスト・スイッチをプロックし、強制するより、むしろそれ自身のスタックトヒープとを用いて評価することができる。実際、スティングでは、Eを通常のプロシージャとして扱い、Gのタッチを単純なプロシージャ・コールとして扱う。この場合、T,がTcを吸収すると言う。T,は、その他の場合には必然的にブロックするという点でこの及適化は正しい。T,の動的なコンテクストを用いてEを適用することによって、T,が動作するVPは、コンテクスト・スイッチを実行するというオーバーヘッドを負わない。また、T,のTCBが代りに用いられるので、Tcに対してTCBを割り当てる必要がない。

50 【0209】この最適化は、コールしているスレッドが

30

45

必ずしもブロックする必要がない場合に用いられたとき、目立って異なった結果を導くのみとなる場合がある。例えば、T。がT。によるスペキュラティブ・コールの要素であったとする。さらに、T。は分岐するが、他のスペキュラティブ・スレッド(T。と呼ぶ)は分岐しないとする。吸収が無い場合には、T。およびT。は共に別々のスレッド・コンテクストを生む。しかし、吸収がある場合には、T。はT。を吸収することができ、そして、T。がループするのでT。もループしよう。スレッドが吸収できるか、またはできない場合、ユーザはスレッドの状態をバラメータ化して、TCに通知することができる。スティングはこのためのインターフェース・プロシージャを提供する。

【0210】吸収のため、スティングはコンテクスト・スイッチィングのオーパーヘッドを低減させ、そしてプログラムにおいてプロセスが互いに強いデータ依存性を示すとき、そのプログラムに対するプロセスのグラニュラリティを増大させる。もちろん、オペレーションを最も効果的なものにするため、スケジュールされたスレッドが吸収された状態になり得るよう、スレッドのグラニ 20 ユラリティは十分に大きいものでなければならない。プロセスのグラニュラリティが小さすぎる場合には、吸収しているスレッドがそれらの値を要求できる前に、プロセッサは吸収され得る可能性のあるスレッドの評価を開始しよう。

【0211】 負荷にもとづくインライニングおよびレイ ジーなタスク生成は、他の並列Lispシステムに応用 された2つの他の同種の最適化である。負荷にもとづく インライニングでは、現在のシステムの負荷がある特定 のスレッシュホールドを越えた場合、スレッドはインラ イン(すなわち、吸収)される。この最適化では、プロ グラマの介入は不要であるだけでなく、ある種の条件の もとでは、本来終了するはずのプログラムがデッドロッ クあるいは長時間の停止状態になる場合がある。これは インライニングの決定が撤回できないからである。従っ てこの最適化では、タスクが、そのデータ依存性のため にある順序で評価される必要があるとき、それとは異な る特定の評価の順序をタスクに課す。スレッドの吸収 は、吸収されない場合にはスレッドがプロックするとき のみ、そしてデータの依存性が保証されているときのみ 40 生じるので、この問題の影響を受けない。

【0212】レイジーなタスクの生成は、負荷にもとづくインライニングに係わる多くの問題を解決する。レイジーなタスクの生成では、常にすべてのスレッドの評価がインラインされるが、しかしプロセッサがアイドル状態となったとき、このインライニング・オペレーションを撤回可能とする。スレッドは実際に必要とされない限り決して生成されない。この設計ではプログラマの介入を必要とせず、本来デッドロックしないプログラムのデッドロックを招かず、そして、実際に発生されるタスク 50

の数が低減される。

【0213】スレッドの吸収はレイジーなタスクと主に2つの点で異なっている。(1)スレッドの吸収は、アプリケーションによって決まるスケジューリング・プロトコルが存在しても働く。レイジーなタスク生成はグローバルLIFOスケジュールと、インラインされたスレッドを保持するための単一の待ち行列の存在とを仮定する。(2)レイジーなタスク生成は、1つのプロセッサに対して1つのグローバル・ヒーブを用いる。レイジーなタスクの生成では、タスクがスティールされたとき、スレッド吸収の場合よりローカリティは低下する。第2に、レイジーなタスク生成の場合のガーベッジ・コレクションでは、システム内のすべてのスレッドを停止させる必要がある(コレクタそれ自身が並列であっても)。スレッドの吸収の場合にはこの制約はない。

46

【0214】他の例はマスタ・スレーブのパラダイムであり、これは並列プログラムを構成するためのポピュラーな技術である。この技術では、発生されたプロセスのコレクションは先験的に行われる。マスタ・プロセスはいくつかのワーカー・プロセスを発生し、それらの結果を結合する。プロセスの通信は典型的には共有並行データ構造あるいは共有並行変数を通じて行われる。マスタ・スレーブ・プログラムがしばしば、ストック・マルチプロセッサ・プラットフォーム上の結果の並列プログラムより効率的である。それは、ワーカーが、それらの結果を発行する場合を除いて、ほとんど互いに通信する必要がないからである。そしてプロセスのグラニュラリティを開発でき、より高い性能が得られる。

【0215】スキームにおけるファーストクラスのタブル空間を最適化して実現するためにスティングを用いた。タブル空間は、同期化コンテント・アクセサブル・メモリの抽象体として機能するオブジェクトである。タブル空間は、マスタ/スレープにもとづく多数のアルゴリズムを具体化するための自然の選択である。

【0216】タブルはオブジェクトであり、タブル・オベレーションはパインディング表現であって、ステートメントではないので、ファーストクラスの指示可能なタブル空間の存在により、モジュール性および表現性がさらに向上する。望ましい実施例では、タブル空間は、同期化したベクトル、特ち行列、ストリーム、セット、共有変数、信号、あるいはパッグとして特殊化できる。タブル空間上で許可されたオペレーションは、それらの表示において不変である。さらに、アブリケーションは必要ならタブル空間の間の継承階級を指定できる。

【0217】プロセスは新しいタブルをタブル空間に読み込んだり、除去したり、預けることができる。読み込みオペレーションあるいは除去オペレーションにおけるタブル・引数は"テンプレート"と呼ばれ、"?"を前に付けた変数を含むことができる。このような変数は"フォーマル"と呼ばれ、マッチ・オペレーションの結

果としてバインディング値を獲得する。これらのフォーマルによって獲得されたパインデイング値は、下位の表現の評価において用いられる。従って、次のように書くことができる。

[0218] (get TS [?x]

(put TS [(+x1]))

これによって1つのタブルがTSから除去され、1だけ インクリメントされ、そしてTSに再び預けられる。

【0219】この実施例ではまた、スレッド吸収も利用して、タブル空間上で同期するグラニュラリティの細か 10 い並列プログラムの構築を可能とする。スレッドはタブル内で真正な要素として用いられる。次の表現を実行するプロセスPを考える。

[0220] (rd TS [x1 x2] E)

ここで、x1とx2は非フォーマルである。さらに、T S内のタブルがオペレーション (spaun TS [E: E:]) の結果として預けられているとする。このオペレーションはE: とE: を計算する2つのスレッド (TE: およびTE: と呼ぶ) をスケジュールする。TE: とTE: が共に完了すると、結果としてのタ 20 ブルは2つの確定したスレッドを含んでいる。マッチング・ブロシージャは、タブル内でスレッドに遭遇したとき、thread-valueを適用する。このオペレーションはそのスレッドの値を回収する。

【0221】しかし、Pが実行されるときTE:がまだスケジュールされている場合には、Pはそれを自由に吸収でき、その結果がx1に一致するときは確定する。一致するものが存在しない場合には、Pは、スケジュールされた状態にあるかもしれないTE:を残して、他のタブルのサーチへと進む。その後、他のプロセスがこの同30じタブルを調べることは可能であり、正当な理由があるならTE:を吸収する。同様に、TE:の結果がx1と一致するなら、Pは次にTE:を自由に吸収できる。TE:またはTE:のいずれかがすでに評価を行っている場合には、Pは、1つ(または両方)のスレッドでプロックするか、またはTS内で、他に一致する可能性のあるタブルを調べるかを選択する。タブル空間の意味規則は、この点でこの実施例に対して制約を課さない。

【0222】スティングの、ファーストクラスのスレッドとスレッド吸収との組み合せは、共有データ構造を用 40いて、疑似要求によって駆動されるグラニュラリティの細かい(結果)並列プログラムを書くことを可能とする。この意味で、スレッド・システムは、構造にもとづく同期化(例えば、タブル空間)とデータフロー・スタイルの同期化(例えば、フューチャー/タッチ)との間の意味のある区別の最小化を試みる。

【0223】スペキュラティブ並列は重要なプログラミ るように定義されていたが技術であるが、それを実現した際に生じるランタイ しているのは、TCB 前に終了しなけらばなことができない。スペキュラティブ・プログラミング・50 数に関する情報である。

モデルをサポートするシステムに最も頻繁に係わる2つの特徴は、他のものより一層有望なタスクを奨励する能力と、不要な計算を中止および再利用(そして、恐らく取消し)する手段を有することである。

48

【0224】スティングは次のことによって、プログラマがスペキュラティブ・アプリケーションを書くことを 可能とする。

【0225】1. ユーザがスレッドの優先順位を明示的 にプログラムすることを可能とする。

【0226】2.他のスレッドが完了したとき、あるスレッドがウエイトできるようにする。

【0227】3. スレッドが他のスレッドを終了させる ことを可能とする。

【0228】優先順位をプログラムできるので、有望なタスクはそうでないものより先に実行することができる。タスクの組の中で最初に終了するタスクαは、その終了の際、プロックされているスレッドをどれでも目覚めさせることができる。この機能によって、スティングはOR並列の有用な形態をサポートできる。タスクαは、そのタスクの組の中の他のタスクはすべて、それらの結果が不要であると確定されたなら、終了させることができる。しかし、スティングを用いた理論的計算は、不要なタスクによってもたらされたノンローカルな副作用を取消すことはできないであろう。このシステムは基本的な逆戻りのメカニズムは提供しない。

【0229】 walt-for-oneコンストラクトを実現することを考える。このオペレータは、並行してこの引数のリストを評価し、その最初の引数によって生成された値を復帰させ、終了する。従って、表現(walt-for-one alaz...al...a。)において a_1 から vが生じた場合、この表現はvを復帰させ、そして、プログラマが必要とするなら、残っているすべての a_1 , $j \neq 1$ の評価を終了する。

【0231】 TCはこれらのオペレーションを、共通プロシージャであるblockーonsetを用いて実現する。スレッドおよびTCBは、この機能をサポートするように定義されている。例えば、TCB構造体に関連しているのは、TCBの関連するスレッドが再開できる前に終了しなけらばならない、グループ内のスレッドの教に関するとはなるなる。

[0232] block-on-setは、スレッドの リストとカウントを取る。これらのスレッドは、上述し たwalt-for-oneオペレーションおよびwa it-for-allオペレーションの引数に対応して いる。カウントの引数は、現在のスレッド(すなわち、 block-on-setを実行しているスレッド)が 再開を認められる前に終了しなければならないスレッド の数を表している。この数が1の場合、結果はwait -for-oneを実現したものであり、上記数がnの 場合、結果はwait-for-allの実現である。 【0233】組の中のスレッドT。と、Tを待つべき現

在のスレッド(T・)との関係は、下記のものに対する 参照を含むデータ構造(スレッド・パリア (TB) と呼 ばれる) 内で維持される。

[0234] 1. T. OTCB

2. T。上でブロックされている他のウエイターのTB (存在する場合) block-on-setを定義する プログラムを、図12に示す。

【0235】次のコール

(block-on-set m T₁ T₂... T.)

*は現在のスレッド(Tと言う)に、m個のTi (m≤ n) が終了したときアンプロックさせる。これらT: の それぞれは、それらのウエイターのチェーン内にTに対 する参照を有している。

50

【0236】アプリケーションはbkock-on-s e t を、アプリケーションが終了したとき a: によって 起動されるプロシージャwakeup-waitcrs と共に用いる。wakeup-waitersは、その スレッド引数内のウエイター・スロットから、連鎖状の 10 ウエイターのリストを調べる。ウエイト数がゼロになる ウエイターは、いずれかのVPのレディー待ち行列に挿 入される。TCは、スレッドTが終了したときはいつも wakeup-waitersを起動する (例えば、T が終了したとき、または異常に存在するときはいつ も)。Tの終了を待っているスレッドは、すべてこのよ うにしてリスケジュールされる。

【0237】これは2つのプロシージャが与えられる と、walt-for-oncは次のように簡単に定義 することができる。

20 [0238]

(define (wait-for-one . block-group) (block-on-group 1 block-group) (map thread-terminate block-group

Tがwaltーfor-oneを実行する場合、それは block-group引数内のすべてのスレッド上で プロックする。Tが再開されるとき、Tは、利用できる いずれかの仮想プロセッサのTPM内のレディー待ち行 列に配置される。Tの再開のとき実行されるマップ・プ 30 ロシージャは、そのグループ内のすべてのスレッドを終 了させる。

【0239】スティングのプロシージャwalt-fo r-allは、このオペレーションを省略できる。それ は、そのプロック・グループ内のすべてのスレッドは、 このオペレーションを実行するスレッドが再開される前 に、終了することが保証されているからである。

【0240】スティングは、8プロセッサのSilic on Graphics Power Series (MIPS R3000) と、16プロセッサのSil icon Graphics Challenge (M IPS R4400)の両方において実現した。両マシ ンは、共有(キャッシュ・コヒーレント)マルチプロセ ッサである。この抽象物理的マシン構成では、物理的ブ ロセッサはライトウエイトのUnlxスレッドにマッピ ングされる。マシン内の各プロセッサは、このようなス レッドの1つをランさせる。

【0241】以上、コンピュータ・ソフトウエア・アー キテクチャの望ましい実施例について記述し、説明した 理および趣旨から逸脱することなく、種々の変形や変更 を加えることは可能である。

[0242]

【発明の効果】以上説明したように本発明によれば、高 度並列マルチプロセッサ/マルチコンピュータ・システ ムを制御するための、現代のプログラミング首節に対す る非常に効率の良いサブストレートとして役立つコンビ ュータのオペレーティング・システム・アーキテクチャ を用いた高度並列コンピュータ・システムの制御方式が 得られる。

【0243】 更に本発明によれば、カスタマイズ可能な 仮想マシンにもとづく非同期の計算のためのソフトウエ ア・アーキテクチャを用いた高皮並列コンピュータ・シ ステムの制御方式が得られる。

【0244】また本発明によれば、仮想プロセッサ上で ファーストクラスのオブジェクトとしてライトウエイト ・スレッドをサポートするソフトウエア・アーキテクチ ャを用いた高度並列コンピュータ・システムの制御方式

【0245】更に本発明によれば、カスタマイズ可能な ポリシー・マネージャを、特にユーザ・レベルに含むソ フトウエア・アーキテクチャを用いた高度並列コンピュ **ータ・システムの制御方式が得られる。**

【0246】また、本発明によれば、カスタマイズ可能 が、当業者にとって明らかなように、本発明の広範な原 50 な仮想トポロジーを含むソフトウエア・アーキテクチャ

を用いた高度並列コンピュータ・システムの制御方式が 得られる。

【0247】更に本発明によれば、スレッド吸収、遅延 TCB割り当て、ならびに記憶装置共有の場所としての スレッド・グループを含むソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式 が得られる。

【0248】また本発明によれば、多様な形態のポートを含むソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式が得られる。

【0249】更に本発明によれば、上述のようなソフトウエア・アーキテクチャを用いて制御されるコンピュータ・システムが得られる。

【図面の簡単な説明】

【凶1】本発明の一実施例によるソフトウエア・アーキ テクチャを用いた制御方式を示すプロック図である。

【図2】図1の抽象物理的マシンおよび仮想マシンを示す図である。

【図3】本発明のオペレーティング・システムの抽象ア ーキテクチャを示す概略プロック図である。

【図4】本発明で用いるスレッドの状態およびTCBの 状態の選移を示す図である。

【図 5】 本発明で用いる記憶装置の構成を設す概略図である。

【図 6】本発明で用いるスレッドのプログラミングを説明するためのプログラムを示す図である。

【図7】本発明で用いる物理的プロセッサの2Dメッシュ上で多重化された仮想プロセッサの3Dメッシュを生成するプログラムを説明するための図である。

【図8】本発明で用いるコンテクスト・スイッチを始動 30 するプログラムを示す図である。

【図9】本発明で用いるコンテクスト・スイッチを終了 するプログラムを示す図である。

【図10】本発明で用いる新しいスイッチを開始するプログラムを示す図である。

【図11】本発明で用いるグラニュラリティの細かい適

応並列ソート・アルゴリズムのための最上位のプロシー ジャのプログラムを示す図である。

52

【図12】本発明で用いるblock-on-sctを定義するプログラムを示す図である。


【符号の説明】

- 10 抽象物理的マシン
- 11 物理的トポロジー
- 12 抽象物理的プロセッサ
- 13 仮想プロセッサ・コントローラ
- 10 14 仮想マシン
 - 15 仮想プロセッサ・ポリシー・マネージャ
 - 16 仮想プロセッサ
 - 17 スレッド・コントローラ
 - 18 スレッド
 - 19 スレッド・ポリシー・マネージャ
 - 20,20′ 仮想トポロジー
 - 24 仮想マシン/アドレス空間
 - 26 グローパル記憶プール
 - 28 グローバル共有オブジェクト
- 20 30 ルート環境
 - 31 スタック
 - 32 TCB
 - 33 ローカル・ヒープ
 - 35 グローバル・ヒープ
 - 36 遅延
 - 38 スケジュール
 - 40 評価
 - 42 吸収
 - 4.4 確定
 - 46 初期化
 - 48 レディー
 - 50 ラン
 - 52 ブロック
 - 54 保留
 - 56 終了


【図6】


[図7]

[図1]




[図2]






[図4]



[図9]


[図3]



[図5]

記憶装置の構成

スレッド動的コンテクスト



評価中のスレッドオブジェクト

[図10]

[図8]

【図11】